利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

72 条记录 (耗时 0.016 秒)

    一种提高芯片同测数的方法
    43.
    发明公开
    一种提高芯片同测数的方法 有权

    公开(公告)号：CN106971756A

    公开(公告)日：2017-07-21

    申请号：CN201710141184.7

    申请日：2017-03-10

    申请人： 上海华力微电子有限公司

    发明人： 武建宏

    IPC分类号： G11C29/12 ,  G11C29/18 ,  G11C29/36

    CPC分类号： G11C29/1201 ,  G11C29/18 ,  G11C29/36 ,  G11C2029/3602

    摘要： 本发明公开了一种提高芯片同测数的方法，其中，包括以下步骤：(1)在芯片之间的划片槽空隙处，放置BIST电路；(2)将BIST电路通过数据总线与周边芯片连接；(3)自动测试设备向BIST电路发送控制信号，选中连接的多个被测芯片，进行多芯片测试；(4)BIST电路将测试结果和数据寄存器状态反馈给自动测试设备，自动测试设备根据测试结果和数据寄存器确定每一个测试芯片的PASS/FAIL情况以及芯片内部的失效模式与位置，以此实现多芯片同测；(5)测试完毕后，在硅片切割挑片时，将BIST电路从划片槽中去除。本发明提供的提供一种提高芯片同测数的方法，可以实现多芯片同测，不增加额外的芯片面积。

    一种NVDIMM_ADR功能的测试方法
    44.
    发明公开
    一种NVDIMM_ADR功能的测试方法 无效

    公开(公告)号：CN106683706A

    公开(公告)日：2017-05-17

    申请号：CN201710007589.1

    申请日：2017-01-05

    申请人： 郑州云海信息技术有限公司

    发明人： 孙炳亮

    IPC分类号： G11C29/08 ,  G11C29/18

    CPC分类号： G11C29/08 ,  G11C29/18

    摘要： 本发明公开一种NVDIIM_ADR功能测试方法,涉及数据保护测试领域；步骤包括:①使用img文件，制作测试系统U盘启动盘；②开机进入setup界面，进入boot菜单，设置第一启动项UEFI：Built‑in EFI Shell，设置第二启动项为U盘启动；③打开ADR功能,进入efi shell,执行memmap查询地址，Unknow‑DES‑Tydpe地址空间为NVDIMM的内存空间；④检查是否有数据存在,在shell下进入U盘启动；⑤执行nvutil–w，确认result数据写入成功,确认写入无误，模拟设备异常掉电，间隔一段时间后给设备重新上电；⑥上电完成后进入测试系统执行nvutil–r；⑦查看返回值，进行数据对比，判断ADR功能测试是否通过。

    EEPROM的测试方法
    45.
    发明公开
    EEPROM的测试方法 无效

    公开(公告)号：CN106024067A

    公开(公告)日：2016-10-12

    申请号：CN201610364123.2

    申请日：2016-05-27

    申请人： 上海贝岭股份有限公司

    发明人： 聂纪平 ,  何军

    IPC分类号： G11C29/18

    CPC分类号： G11C29/18 ,  G11C2029/1806

    摘要： 本发明公开了一种EEPROM的测试方法，包括以下步骤：S1、对0地址写入0xAA，读取0地址的数据，判断0地址读出的数据是否为0xAA，若否则测试不合格；S2、对0地址写入0x55，读取0地址的数据，判断0地址读出的数据是否为0x55，若否则测试不合格；S3、依次读取从0地址至N地址的数据，其中N为期望的EEPROM的字节容量；S4、判断N地址读出的数据是否为0x55，若否则测试不合格；S5、对0地址写入0xFF，读取0地址的数据，判断0地址读出的数据是否为0xFF，若否则测试不合格，若是测试合格。本发明能在批量测试同容量EEPROM时及时发现混入的其他容量的EEPROM。

    一种面向指令存储器的可靠性评估方法
    46.
    发明公开
    一种面向指令存储器的可靠性评估方法 有权

    公开(公告)号：CN105957557A

    公开(公告)日：2016-09-21

    申请号：CN201610286196.4

    申请日：2016-05-03

    申请人： 中国航天科技集团公司第九研究院第七七一研究所

    发明人： 陈庆宇 ,  马徐瀚 ,  赵坤鹏 ,  曹天娇 ,  段青亚 ,  吴龙胜

    IPC分类号： G11C29/18

    CPC分类号： G11C29/18

    摘要： 本发明提供一种面向指令存储器的可靠性评估方法，通过统计和分析编译后应用程序中的指令类型及寻址模式，可用于各类应用程序的可靠性统计分析。本发明根据指令集体系结构ISA的定义，将指令字的二进制编码分为有效位和无效位两类，并且基于指令无效位发生翻转时不影响可靠性这一客观事实进行逐条指令的可靠性建模，定义了可靠性为未发生错误翻转，和/或所有的错误翻转皆发生在无效位中，从而在可靠性建模过程中考虑了当指令无效位发生翻转并不影响指令可靠性的客观事实，最后归一化后的程序指令可靠性进行指令存储器的MTTF评估。同时采用以应用程序中所有指令为基准对可靠性进行归一化处理，充分衡量高频指令对指令存储器MTTF的影响。

    地址译码方法及使用该方法的半导体存储器件
    49.
    发明公开
    地址译码方法及使用该方法的半导体存储器件 有权

    公开(公告)号：CN103093805A

    公开(公告)日：2013-05-08

    申请号：CN201210075524.8

    申请日：2012-03-21

    申请人： 海力士半导体有限公司

    发明人： 秋新镐

    IPC分类号： G11C8/04

    CPC分类号： G11C8/18 ,  G11C29/1201 ,  G11C29/12015 ,  G11C29/18

    摘要： 本发明提供了地址译码方法及使用该方法的半导体存储器件。所述半导体存储器件，包括：选通时钟发生器，所述选通时钟发生器被配置为响应于读取信号或写入信号而产生选通时钟信号，所述选通时钟信号具有根据被选择性使能的多个测试模式信号而受控的延迟时间；内部地址发生器，所述内部地址发生器被配置为响应于所述选通时钟信号的第一电平来锁存地址，并通过响应于所述选通时钟信号的第二电平将所述地址译码米产生内部地址；以及输出使能信号发生器，所述输出使能信号发生器被配置为将所述内部地址译码并产生被选择性使能的输出使能信号。