公开(公告)号：CN101252130A

公开(公告)日：2008-08-27

申请号：CN200810080473.1

申请日：2008-02-19

申请人： 恩益禧电子股份有限公司

发明人： 高桥弘行

IPC分类号： H01L27/02 ,  H01L27/10 ,  H01L23/528 ,  H01L21/82 ,  H01L21/768 ,  G06F17/50

CPC分类号： G11C5/063 ,  G11C11/417

摘要： 一种半导体集成电路器件包括存储器宏和M(M是大于1的整数)个通道布线。存储器宏包括具有布置成矩阵的存储器单元的存储器单元阵列、连接存储器单元并在列方向上延伸的位线对，和连接位线对并包括读出放大器电路的列周边电路。M(M是大于1的整数)个通道布线被布置以在正交于位线对的行方向上延伸。禁止在列周边电路之上布置M个通道布线。

公开(公告)号：CN100412983C

公开(公告)日：2008-08-20

申请号：CN200510004197.7

申请日：2005-01-11

申请人： 旺宏电子股份有限公司

发明人： 陈重光 ,  李祥邦

IPC分类号： G11C7/00 ,  G11C7/12

CPC分类号： G11C16/0491 ,  G11C5/063 ,  G11C7/12 ,  G11C16/26

摘要： 一种具有低的及固定的预充电负载存储器，包括复数个存储胞、复数个第一金属线、复数个第二金属线、复数个字符线以及复数个传输闸。第一金属线与第二金属线交叉并行设置。各第一金属线与相邻的第二金属线分别与对应的存储胞的两端电性连接，各传输闸电性连接至一第一金属线和一第二金属线之间。字符线是用以控制存储胞。一第一与一第二感测放大器分别电性连接至一第二金属线BL(n-1)与一第二金属线BL(n)，第一金属线GL(n-1)及GL(n+1)是与接地位准电性连接，而此些字符线之一致能，以读取对应的存储胞。

公开(公告)号：CN101174452A

公开(公告)日：2008-05-07

申请号：CN200710164376.6

申请日：2007-10-30

申请人： 奇梦达股份公司

发明人： S·穆夫

IPC分类号： G11C5/06 ,  G11C7/10 ,  G11C11/4093

CPC分类号： G11C5/04 ,  G11C5/063 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/10159 ,  H05K2201/10545 ,  Y02P70/611

摘要： 本发明涉及一种存储器模块，该存储器模块具有：电子印刷电路板，具有至少一个接触片；多个集成的存储器元件；至少一个第一和第二缓冲器元件；以及多条印制导线，并且这些印制导线设置在印刷电路板上或者设置在印刷电路板中，其中，这些印制导线包括数据线、控制线和地址线，其中，这些印制导线从接触片通至多个缓冲器元件或者通至这些缓冲器元件中的一个，并且，其中，印刷电路板在第一缓冲器元件和第二缓冲器元件之间具有接通的印制导线，这些印制导线从第一缓冲器元件通至第二缓冲器元件。

公开(公告)号：CN101169964A

公开(公告)日：2008-04-30

申请号：CN200710097681.8

申请日：2007-04-27

申请人： 海力士半导体有限公司

发明人： 具岐峰

IPC分类号： G11C7/10

CPC分类号： G11C7/1075 ,  G11C5/025 ,  G11C5/063 ,  G11C7/1048 ,  G11C7/1051 ,  G11C7/1069 ,  G11C7/1078 ,  G11C7/1096

摘要： 一种高密度半导体器件，其包括：第一输入/输出线，其在储存有数据的核心区域上连接于多个排组，以便其传送数据；第二输入/输出线，其在周边区域连接至能够执行数据输入/输出操作的数据垫，以便其传送数据；第一中继器，连接在第一输入/输出线和第二输入/输出线之间，用以响应于由读取命令所使能的读取使能信号，而将第一输入/输出线的数据传送至第二输入/输出线；以及第二中继器，连接在第一输入/输出线和第二输入/输出线之间，用以响应于由写入命令所使能的写入使能信号，而将第二输入/输出线的数据传送至第一输入/输出线。

公开(公告)号：CN101164118A

公开(公告)日：2008-04-16

申请号：CN200680010795.8

申请日：2006-03-31

申请人： 桑迪士克3D公司

发明人： 卢卡·G·法索利 ,  罗伊·E·朔伊尔莱因

IPC分类号： G11C15/02 ,  G11C5/06 ,  G11C8/00

CPC分类号： G11C8/14 ,  G11C5/02 ,  G11C5/063 ,  G11C7/18 ,  G11C29/808 ,  H01L27/101 ,  H01L27/105 ,  Y10T29/49002

摘要： 一种具有三维存储器阵列的集成电路提供给定数目的存储器平面，但可通过省略与所省略的存储器平面相关联的掩模和处理步骤而改为制造成包含较小数目的存储器平面，而不改变用于其它存储器平面或装置的其余部分的其它制造掩模中的任一者，且不需要对所述阵列的读取或读取/写入路径作出路线设计或其它配置变化。用于选择性地启用某些层选择器电路的控制电路是可配置的，且所述层选择器电路经适当配置以将所实施的存储器层上的各自阵列线耦合到每一各自I/O总线，而不管所实施的存储器平面的数目如何。

公开(公告)号：CN101123111A

公开(公告)日：2008-02-13

申请号：CN200710140601.2

申请日：2007-08-09

申请人： 松下电器产业株式会社

发明人： 小岸俊哉 ,  山田光治

IPC分类号： G11C7/10 ,  H03K19/00 ,  G06F12/00

CPC分类号： G11C11/4093 ,  G11C5/063 ,  G11C7/1048 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1066 ,  G11C7/1078 ,  G11C7/1084 ,  H04L25/0278 ,  H04L25/028 ,  H04L25/0292

摘要： 本发明提供了一种用于半导体器件向外部发送信号和从外部接收信号的接口电路。所述接口电路包括：用于在信号输入模式下从外部接收信号和在信号输出模式下从半导体器件接收信号的信号输入/输出终端；具有连接到所述信号输入/输出终端的输入终端并且用于向半导体器件输出在输入终端接收的信号的输入缓冲门电路，以及用于在无信号提供模式下把所述输入缓冲门电路的输入终端的电势电平固定在预定电平并且在信号输出模式和信号输入模式下去除输入电平控制电路的电势电平的固定。

公开(公告)号：CN101110420A

公开(公告)日：2008-01-23

申请号：CN200710112267.X

申请日：2007-06-29

申请人： 国际商业机器公司

发明人： 程志斌 ,  萨特亚吉特·杜塔 ,  彼得·J·克里姆

IPC分类号： H01L27/02 ,  G11C11/413

CPC分类号： G11C5/063 ,  G11C11/413

摘要： 公开了减小集成电路的功耗和泄漏电流的方法和设备。讨论了用于包括高速缓存存储电路的多种类型的集成电路的新的泄漏功率补救技术。实施例包括通过使用虚拟电压轨道或虚拟功率轨道向集成电路负载提供功率的减小集成电路中的功耗的方法和设备。该方法和设备通常包括使用一个或两个虚拟功率控制装置来对该集成电路负载加上“头”和“脚”，或者将其夹在中间。在这些方法实施例中，一个或多个元件感测虚拟功率轨道或节点的电压，并进行调整来控制电压到某些特定“虚拟”电压电位。当以此方式控制电压时，虚拟功率控制装置可以用于限制流经集成电路负载的不必要的电流。

公开(公告)号：CN101110414A

公开(公告)日：2008-01-23

申请号：CN200710142198.7

申请日：2007-06-15

申请人： 英特尔公司

发明人： M·萨伊尼 ,  D·梅赫塔

IPC分类号： H01L25/00 ,  H01L25/18

CPC分类号： H01L25/0657 ,  G11C5/02 ,  G11C5/063 ,  H01L25/18 ,  H01L2224/4824 ,  H01L2225/06572 ,  H01L2225/06589 ,  H01L2924/0102

摘要： 在某些实施例中，系统包括了电路板，第一芯片，和叠置在第一芯片上的第二芯片。第一芯片耦合于电路板和第二芯片之间，并且该第一芯片包括用于将第一芯片接收的命令转发给第二芯片的电路。对其它的实施例进行了说明。

公开(公告)号：CN100354971C

公开(公告)日：2007-12-12

申请号：CN02829837.3

申请日：2002-11-08

申请人： 株式会社日立制作所 ,  尔必达存储器株式会社 ,  日立超大规模集成电路系统株式会社

发明人： 关口知纪 ,  宫武伸一 ,  阪田健 ,  竹村理一郎 ,  野田浩正 ,  梶谷一彦

IPC分类号： G11C7/06

CPC分类号： G11C7/062 ,  G11C5/063 ,  G11C7/065 ,  G11C7/08 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4096 ,  G11C11/4097 ,  G11C29/1201 ,  G11C2207/002 ,  G11C2207/005 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10882 ,  H01L27/10897

摘要： 本发明的直接读出放大器，在作为位线连接到栅极的差动对而动作的MOS晶体管和RLIO线之间，设置由在位线方向上布线的读出列选择线所控制的MOS晶体管而使其隔离，进而，把作为差动对而动作的MOS晶体管的源极连接到在字线方向上布线的共同源极线上。在读出动作时，通过利用读出列选择线和共同源极线仅在选择栅网上激活直接读出放大器，而大幅度地减少读出动作时的消耗电力。而且，从局部IO线隔离作为差动对动作的MOS晶体管的寄生电容，减少局部IO线的负载能力，实现读出速度的高速化。另外，降低读出动作中的局部IO线的负载能力的数据模式依赖性，使制造后的试验容易化。

公开(公告)号：CN101083268A

公开(公告)日：2007-12-05

申请号：CN200710109842.0

申请日：2007-05-31

申请人： ARM有限公司

发明人： K·L·王 ,  H·U·加杰瓦

IPC分类号： H01L27/105 ,  H01L27/02 ,  H01L23/522 ,  H01L23/528

CPC分类号： G11C5/063 ,  G11C7/1048 ,  G11C7/18 ,  H01L27/1104

摘要： 提供存储单元，它具有延伸在第一方向的多晶硅栅2。提供一序列金属线层，它包括延伸在基本上与第一方向正交的第二方向的位线4、随后是延伸在第二方向的数据线6、然后是延伸在第一方向的字线8的层。将数据线6预充电到在位线4用于读出存储在存储单元内的数据值时保持的值。