-
公开(公告)号：CN113906562A
公开(公告)日：2022-01-07
申请号：CN202080039278.3
申请日：2020-04-07
申请人： 开普勒计算公司
IPC分类号： H01L27/11507 , G11C11/22 , H01L27/11512
摘要： 一种半导体装置包括形成在硅衬底上的晶体管及通过导电通路来电连接到所述晶体管的电容器；所述电容器包括极性层，所述极性层包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV；所述半导体装置另外包括下势垒层，所述下势垒层包括下导电氧化物电极与所述导电通路之间的耐火金属或金属间化合物。
-
公开(公告)号：CN113903378A
公开(公告)日：2022-01-07
申请号：CN202111219144.2
申请日：2021-10-20
申请人： 北京大学
摘要： 本发明提出了一种基于铁电晶体管的延时调制方法，属于神经网络加速器领域。该方法构建延时调制单元电路包括铁电晶体管、N型MOSFET和P型MOSFET构成的反相器结构；其中，FeFET的漏端连接于反相器中NMOS的源端，FeFET的源端连接于GND；在编程操作时，FeFET栅端接收高于铁电层矫顽电压的编程电压脉冲，铁电极化翻转调节器件阈值电压，实现权重编程；在局域乘计算操作时，FeFET栅端偏置在代表神经网络的输入的非破坏性读模式的电压，初始计算脉冲作用在延时调制单元的反相器的输入端，输出脉冲相对于输入脉冲的延时时间即为局域乘法计算的结果。本发明可以显著降低硬件开销，有利于大规模的时间域神经网络加速器芯片实现。
-
公开(公告)号：CN113745261A
公开(公告)日：2021-12-03
申请号：CN202110822816.2
申请日：2021-07-21
申请人： 湖南大学
摘要： 本发明公开了一种Micro‑LED光信息传感与存储单元、光子集成芯片、阵列及制备方法，其中的光子集成芯片的信息传感与存储单元包括从下至上依次对准叠合设置的Micro‑LED、平滑层、铁电半导体、介质层和钝化层，还包括源极、漏极和栅极，所述源极和漏极分别嵌入在介质层的底部两侧并与铁电半导体接触，所述栅极嵌入在钝化层的底部并位于介质层的上方中间位置。本发明可以实现对光信息同步传感与存储，提高信号处理效率，简化电路结构，在未来光子芯片和图像识别领域具有重要的应用前景。
-
公开(公告)号：CN111989743B
公开(公告)日：2021-11-23
申请号：CN201980026404.9
申请日：2019-04-01
申请人： 美光科技公司
IPC分类号： G11C11/22 , H01L27/11502 , G11C7/06
摘要： 本申请案涉及多阶段存储器感测。本发明描述用于使用多阶段存储器感测读取存储器单元的方法及装置。所述存储器单元可在读取操作期间在数字线之后耦合到所述数字线。晶体管可经激活以使放大器电容器在所述读取操作期间与所述数字线耦合。所述晶体管可在所述读取操作的一部分内经取消激活以在所述存储器单元耦合到所述数字线时隔离所述放大器电容器与所述数字线。所述晶体管可经取消激活以将所述放大器电容器重新耦合到所述数字线以帮助确定所述存储器单元的值。
-
公开(公告)号：CN112041926B
公开(公告)日：2021-11-16
申请号：CN201980027262.8
申请日：2019-04-02
申请人： 美光科技公司
IPC分类号： G11C11/22
摘要： 本申请案涉及感测存储器单元。描述用于感测存储器单元的装置及方法。所述存储器单元可包含铁电存储器单元。在读取操作期间，第一切换组件可基于存储于所述存储器单元上的逻辑状态来选择性耦合感测组件与所述存储器单元以在所述存储器单元与所述感测组件之间转移电荷。可与所述第一切换组件耦合的第二切换组件可将与所述电荷相关联的电压降频转换到所述感测组件的操作电压内的另一电压。在一些情况中，所述感测组件可以比所述存储器单元操作的电压低的电压操作以减少功率消耗。
-
公开(公告)号：CN113643738A
公开(公告)日：2021-11-12
申请号：CN202110909895.0
申请日：2021-08-09
申请人： 湘潭大学
IPC分类号： G11C11/22 , H01L27/11507
摘要： 本发明公开了一种铁电薄膜材料存储介质的硬盘式存储器及其制备方法，涉及存储器技术领域，首先准备洁净的衬底；然后采用原子层沉积工艺，在衬底上沉积铁电层，铁电层的材料为Hf0.5Zr0.5O2，厚度为12nm，沉积温度为280℃；接着采用磁控溅射工艺，利用圆孔掩膜版在铁电层上沉积点状顶电极，厚度为40nm，在铁电层上沉积保护层，厚度为40nm；最后在距离保护层4‑5mm处设置悬臂，在悬臂前端设置朝下的数据读取头与数据写入头。本发明中的铁电薄膜材料存储介质的硬盘式存储器解决了磁性介质机械硬盘或者铁电场效应晶体管存在的存储密度不高的问题。
-
公开(公告)号：CN107615390B
公开(公告)日：2021-10-15
申请号：CN201680032010.0
申请日：2016-06-02
申请人： 德克萨斯仪器股份有限公司
发明人： R·布里德劳 , O·M·吉轮-埃尔南德斯 , P·W·钟
IPC分类号： G11C11/22
摘要： 在所描述示例中，集成电路包括用于存储固件的铁电随机存取存储器(FRAM)。FRAM被构造成选择性地在正常操作模式中作为2T2C FRAM存储器操作并在更新模式中作为1T1C FRAM存储器操作。通过将FRAM置于其更新(1T1C)模式中(56)，并在多个存储器位置中的每个处将更新代码写入1T1C半单元的交替行中(58)，而其它交替行中的其它1T1C半单元保留原始数据，从而执行所存储固件的更新。在验证更新内容(60)后，其它半单元中的原始数据用经验证的更新数据覆写(62)，并且操作模式改变回到正常(2T2C)操作模式(70)。
-
公开(公告)号：CN113488091A
公开(公告)日：2021-10-08
申请号：CN202110819181.0
申请日：2021-07-20
申请人： 无锡拍字节科技有限公司
IPC分类号： G11C11/22 , H01L27/11585
摘要： 本发明提供了一种印记抑制方法，应用于铁电存储器的制造，包括在铁电存储器测试完成之后，由所述铁电存储器的控制电路向所述铁电存储单元施加抑制电压，以抑制所述铁电存储单元中印记的产生，提高铁电存储器的性能，并且通过铁电存储器的内部电路实现，无需外接电路，降低了检测成本，其中，所述抑制电压与所述铁电存储单元的写操作电压互为反向电压，且所述抑制电压大于或等于所述铁电存储单元的矫顽电压，且小于所述写操作电压。
-
公开(公告)号：CN107710326B
公开(公告)日：2021-10-01
申请号：CN201680039830.2
申请日：2016-07-07
申请人： 德克萨斯仪器股份有限公司
摘要： 在所描述的示例中，存储器(10)(诸如非易失性铁电存储器)具有错误校正编码(ECC)能力(30)和冗余存储器单元(250，251)。在存储器的系统操作寿命期间，当ECC解码确定从地址处的存储器阵列(20)读取的符号不能被校正时，故障的存储器单元被识别，并且如果可用，则启用冗余以替代那些故障的单元。冗余列可以按行地址划分，以允许冗余单元的相同列替代存储器的不同部分的不同列中的位。动态冗余增加了存储器在它的系统操作寿命期间的可靠性。
-
公开(公告)号：CN113410236A
公开(公告)日：2021-09-17
申请号：CN202010903577.9
申请日：2020-09-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11507 , G11C11/22
摘要： 本公开涉及铁电随机访问存储器器件和方法。一种形成半导体器件的方法，包括：形成突出高于衬底的第一鳍；在第一鳍之上形成第一源极/漏极区域；第一鳍之上，在第一源极/漏极区域之间形成第一多个纳米结构；在第一多个纳米结构周围形成第一栅极结构；以及在第一栅极结构之上并且与第一栅极结构电耦合地形成第一铁电电容器。
-
-
-
-
-
-
-
-
-
搜索结果
1343 条记录 (耗时 0.027 秒)
