-
公开(公告)号：CN114975270A
公开(公告)日：2022-08-30
申请号：CN202210313984.3
申请日：2022-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供半导体结构与其形成方法。在一实施例中，例示性的半导体结构包括栅极结构位于主动区的通道区上；漏极结构位于主动区的漏极区上；源极结构位于主动区的源极区上；背侧源极接点位于源极结构下；隔离结构位于源极结构上并接触源极结构；漏极接点位于漏极结构上并电性耦接至漏极结构；以及栅极接点通孔位于栅极结构上并电性耦接至栅极结构。栅极接点通孔与漏极接点之间的距离，大于栅极接点通孔与隔离结构之间的距离。例示性的半导体结构的寄生电容减少且漏电流的容许范围加大。
-
公开(公告)号：CN111128884B
公开(公告)日：2022-08-09
申请号：CN201910956791.8
申请日：2019-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在实施例中，一种方法包括：形成差分接触蚀刻停止层(CESL)，具有源极/漏极区域上方的第一部分和沿栅堆叠件的第二部分，源极/漏极区域在衬底中，栅极堆叠件在靠近源极/漏极区域的衬底上方，第一部分的第一厚度大于第二部分的第二厚度；在差分CESL上方沉积第一层间电介质(ILD)；在第一ILD中形成源极/漏极接触开口；沿源极/漏极接触开口的侧壁形成接触间隔件；在形成接触间隔件后，使源极/漏极接触开口延伸穿过差分CESL；和在延伸的源极/漏极接触开口中形成第一源极/漏极接触件，第一源极/漏极接触件物理和电耦合源极/漏极区域，接触间隔件将第一源极/漏极接触件与第一ILD物理地分隔开。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114512444A
公开(公告)日：2022-05-17
申请号：CN202210015039.5
申请日：2022-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L23/535 , H01L27/088
Abstract: 本公开提出一种半导体结构与其形成方法。例示性的半导体结构包括隔有栅极结构的第一源极/漏极接点与第二源极/漏极接点；蚀刻停止层位于第一源极/漏极接点与第二源极/漏极接点上；导电结构位于蚀刻停止层中并直接接触第一源极/漏极接点与第二源极/漏极接点；介电层位于蚀刻停止层上；以及接点通孔延伸穿过介电层并电性连接至导电结构。通过提供导电结构，有利于减少半导体结构的内连线结构中的金属线路数目。
-
公开(公告)号：CN114334958A
公开(公告)日：2022-04-12
申请号：CN202110843753.9
申请日：2021-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 此处提供半导体结构与其形成方法。在一实施例中，半导体结构包括多个第一通道组件，位于背侧介电层上；多个第二通道组件，位于背侧介电层上；硅化物结构，位于背侧介电层上；以及源极/漏极结构，位于硅化物结构上并延伸于第一通道组件与第二通道组件之间。硅化物结构延伸穿过背侧介电层的所有深度。
-
公开(公告)号：CN109860293B
公开(公告)日：2022-01-28
申请号：CN201810907542.5
申请日：2018-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开披露了一种半导体装置及其制造方法。用于形成导孔先制金属栅极接触件的方法和结构包含在具有栅极结构的基底上沉积第一介电层，栅极结构具有金属栅极层。在第一介电层内形成开口，以露出基底的一部分，以及在开口内沉积第一金属层。在第一介电层上及在第一金属层上沉积第二介电层。将第一介电层和第二介电层蚀刻，以形成栅极导孔的开口，其露出金属栅极层。将第二介电层的一部分移除，以形成接触件开口，其露出第一金属层。栅极导孔的开口和接触件开口合并形成复合开口，在复合开口内沉积第二金属层，因此将金属栅极层连接至第一金属层。
-
Patent Agency Ranking
公开(公告)号：CN113380611A
公开(公告)日：2021-09-10
申请号：CN202110241686.3
申请日：2021-03-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/285 , H01L21/336 , H01L29/417 , H01L29/78
Abstract: 一种半导体器件，包括：栅极堆叠件；位于栅极堆叠件的侧壁上的栅极间隔件；邻近栅极堆叠件的源极/漏极区；硅化物；以及通过硅化物电连接到源极/漏极区的源极/漏极接触件。硅化物包括：共形的第一部分，该共形的第一部分在源极/漏极区中，该共形的第一部分包含金属和硅；以及共形的第二部分，该共形的第二部分在共形的第一部分上方，该共形的第二部分进一步设置在栅极间隔件的侧壁上，该共形的第二部分包含金属、硅和氮。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113299645A
公开(公告)日：2021-08-24
申请号：CN202011292041.4
申请日：2020-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明的各个实施例提供了用于将接触件连接至栅电极的先通孔工艺。在一些实施例中，形成接触件，接触件穿过第一层间介电(ILD)层延伸至与栅电极邻接的源极/漏极区域。沉积覆盖第一ILD层和接触件的蚀刻停止层(ESL)，并且沉积覆盖ESL的第二ILD层。对第一ILD层和第二ILD层以及蚀刻停止层执行第一蚀刻，以形成暴露栅电极的第一开口。对第二ILD层和蚀刻停止层执行一系列蚀刻，以形成位于接触件上面并且与第一开口重叠的第二开口，使得第二开口的底部从接触件向下倾斜至第一开口。形成填充第一开口和第二开口的栅极至接触件(GC)结构。本发明的实施例还涉及集成电路及其形成方法。
-
公开(公告)号：CN112687642A
公开(公告)日：2021-04-20
申请号：CN202010363265.3
申请日：2020-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/535 , H01L21/768
Abstract: 本文公开了互连结构及其形成方法。示例性互连结构包括位于第一介电层中的第一接触部件、位于第一介电层上方的第二介电层、位于第一接触部件上方的第二接触部件、位于第二介电层和第二接触部件之间的阻挡层以及位于阻挡层和第二接触部件之间的衬垫。第一接触部件和第二接触部件之间的界面包括衬垫，但是没有阻挡层。本发明的实施例还涉及半导体器件的接触结构及其形成方法。
-
公开(公告)号：CN106653847B
公开(公告)日：2020-07-17
申请号：CN201610719401.1
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/768 , H01L21/336
Abstract: 本发明的实施例提供了一种半导体器件，包括：设置在衬底上方的栅极结构和设置在栅极结构的两侧壁上的侧壁间隔件。侧壁间隔件包括至少四个间隔件层，包括从栅极结构顺序堆叠的第一至第四间隔件层。本发明的实施例还提供了在半导体器件中制造自对准接触件的方法。
-
公开(公告)号：CN111244027A
公开(公告)日：2020-06-05
申请号：CN201911203694.8
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L29/78
Abstract: 本公开涉及半导体结构及其形成方法，提供了垂直内连线结构及其形成方法。可以通过用导电材料层部分填充穿过一个或多个介电层的第一开口来形成垂直内连线结构。于介电层中形成第二开口，使得在部分填充导电材料层后的第一开口的深度接近第二开口的深度。然后可以同时填充第一开口及第二开口的剩余部分。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.053 seconds)
