一种确定半导体器件失效位置的方法

    公开(公告)号:CN106783651A

    公开(公告)日:2017-05-31

    申请号:CN201510808522.9

    申请日:2015-11-19

    IPC分类号: H01L21/66

    摘要: 本发明涉及一种确定半导体器件失效位置的方法,包括步骤S1:对所述半导体器件进行失效位置分析,以找到目标位置;步骤S2:在所述目标位置所在的平面上、在所述目标位置的周围制作若干第一标识,以标记所述目标位置;步骤S3:以所述第一标识为标记对所述目标位置进行定位,并在所述半导体器件中制备包含所述目标位置的切片样品,露出所述切片样品的底部,并且在露出的所述底部上制作第二标识,以在失效分析中定位所述目标位置;步骤S4:将包含所述目标位置和所述第二标识的切片样品从所述半导体器件中分离,以得到独立的切片样品;步骤S5:根据所述第二标识的位置确定所述目标位置,并对所述目标位置进行TEM分析。

    半导体器件耐压结构
    4.
    发明公开

    公开(公告)号:CN106653830A

    公开(公告)日:2017-05-10

    申请号:CN201510713750.8

    申请日:2015-10-28

    发明人: 顾炎 宋华 张森

    摘要: 本发明涉及一种半导体器件耐压结构,该半导体器件耐压结构包括用于布置高压互联线的高压互联区域,且该高压互联区域下方依次为金属层、介质层、场氧化层、漂移区除有源区之外的区域,该半导体器件耐压结构还包括若干导体场板、若干半绝缘电阻场板。其中,导体场板位于半绝缘电阻场板的上方,且导体场板处于介质层中。所有半绝缘电阻场板均与场氧化层相邻。导体场板与半绝缘电阻场板构成若干电容器,且任一电容器至少能与另一电容器传送能量。该半导体器件耐压结构在整体上减小了漂移区表面承受的高压,提高了半导体器件的击穿电压,使得半导体器件能够在更高的电压下工作。

    晶圆缺陷密度获得方法、测试方法及半导体装置形成方法

    公开(公告)号:CN104766808B

    公开(公告)日:2017-04-26

    申请号:CN201410007099.8

    申请日:2014-01-07

    发明人: 陈亚威

    IPC分类号: H01L21/66

    摘要: 本发明提供的晶圆缺陷密度获得方法、测试方法及半导体装置形成方法,通过获得所述晶圆上各芯片的各导电层的致命缺陷率,并根据每个芯片的各导电层的致命缺陷率获得致命缺陷率系数,进而结合所述致命缺陷率系数及理论缺陷密度计算模型获得修正缺陷密度计算公式,再根据所述修正缺陷密度计算公式获得所述晶圆的缺陷密度,如此通过结合不同种类芯片信息对缺陷密度评估方式进行修正以提升评估准确性,从而增加合格品产量,提升利润。

    一种绝缘栅双极性晶体管的制造方法

    公开(公告)号:CN104282555B

    公开(公告)日:2017-03-15

    申请号:CN201310289822.1

    申请日:2013-07-11

    IPC分类号: H01L21/331

    摘要: 本发明公开了一种绝缘栅双极性晶体管的制造方法,包括,提供第一导电类型的半导体衬底,该半导体衬底具有第一主面和第二主面;在所述半导体衬底的第一主面形成第一导电类型的离子注入层;在所述半导体衬底的第一主面外延形成第一导电类型的漂移区;将所述离子注入层形成场终止层;基于所述漂移区形成所述绝缘栅双极性晶体管的第一主面结构;自所述半导体衬底的第二主面开始减薄所述半导体衬底直到露出所述场终止层;在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极性晶体管的剩余第二主面结构。本发明不需要专用设备,现有NPT生产设备就可以完成整个流程。

    延迟锁定环的检测方法和系统

    公开(公告)号:CN106330181A

    公开(公告)日:2017-01-11

    申请号:CN201510383366.6

    申请日:2015-07-02

    IPC分类号: H03L7/085

    CPC分类号: H03L7/0812 H03L7/00 H03L7/08

    摘要: 本发明涉及一种延迟锁定环的检测系统,可用于检测延迟锁定环的工作状态,包括:信号发生器,用于产生参考时钟并提供给所述延迟锁定环;测量仪器,用于获取从延迟锁定环输出的时钟信号,并测量其延时是否符合预期;所述检测系统还包括以下电路的至少一个:前置接收电路,用于接收信号发生器的参考时钟并放大和整形后再提供给所述延迟锁定环;多相位复接电路,用于接收从延迟锁定环输出的时钟信号,并将多个不同延迟的时钟信号合成后再提供给所述测量仪器。本发明还涉及一种延迟锁定环的检测方法。上述系统和方法能够精确测量延迟锁定环的延迟。

    半导体器件的制备方法

    公开(公告)号:CN106033744A

    公开(公告)日:2016-10-19

    申请号:CN201510102667.7

    申请日:2015-03-09

    IPC分类号: H01L21/8234

    摘要: 本发明涉及一种半导体器件的制备方法,包括以下步骤:提供半导体基底,半导体基底包括高压器件区和低压器件区;形成第一栅氧化层和第二栅氧化层;第一栅氧化层的厚度大于第二栅氧化层的厚度;在第一栅氧化层和第二栅氧化层的表面分别形成第一多晶硅栅和第二多晶硅栅;以第一多晶硅栅和第二多晶硅栅为掩膜刻蚀第一栅氧化层和第二栅氧化层,直至将第一栅氧化层的厚度刻蚀至目标厚度;形成侧墙结构并进行源漏极离子注入形成源漏极引出区。上述半导体器件的制备方法,刻蚀过程无需再增加单独的光刻工艺步骤来对高压器件区的第一栅氧化层进行减薄,简化了工艺步骤的同时也节省了一层光罩,降低了工艺成本。

    横向双扩散场效应管
    10.
    发明公开

    公开(公告)号:CN105990423A

    公开(公告)日:2016-10-05

    申请号:CN201510054806.3

    申请日:2015-02-02

    发明人: 顾炎 苏巍 张森

    摘要: 一种横向双扩散场效应管,对单个元胞中的源极结构部分加入多于一个的栅极沟槽结构,并从该栅极沟槽结构引出栅极引出端作为栅电极,因而当在栅电极加上一定电压时,沟槽两侧的栅绝缘层与第一导电类型阱都形成反型层,即导电沟道;当漏极结构(第二导电类型漏极掺杂区)上有电压时,导电沟道中有电流流过。如果栅极沟槽结构的个数为N个,则电流流过的导电沟道就有2N个,较之传统的LDMOS的单个元胞结构中电流密度显著增加,从而可以在多元胞结构下总体提高了单个器件的电流密度。因而,在同样的工作电流下,上述横向双扩散场效应管因为单个元胞结构更大的工作电流使得器件面积小、导通电阻小。