公开(公告)号：CN106558478B

公开(公告)日：2019-06-11

申请号：CN201610707664.0

申请日：2016-08-23

申请人： 台湾积体电路制造股份有限公司

发明人： 廖耕颍 ,  曾重宾 ,  陈柏仁 ,  陈益弘 ,  陈怡杰

IPC分类号： H01L21/027 ,  H01L21/3065 ,  H01L21/205 ,  C23C16/44

CPC分类号： H01L21/3065 ,  H01L21/0276 ,  H01L21/0337 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/31127 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/32137 ,  H01L21/32139 ,  H01L29/66568 ,  H01L29/66575 ,  H01L29/78

摘要： 提供了一种形成半导体器件结构的方法，半导体器件结构包括在衬底上方形成膜。半导体器件结构包括在膜上方形成第一掩模层。半导体器件结构包括在第一掩模层上方形成第二掩模层。第二掩模层暴露出第一掩模层的第一部分。半导体器件结构包括实施等离子体蚀刻和沉积工艺以去除第一掩模层的第一部分和以在第二掩模层的第一侧壁的上方形成保护层。在等离子体蚀刻和沉积工艺之后，第一掩模层暴露出膜的第二部分。半导体器件结构包括将第一掩模层和第二掩模层用作蚀刻掩模去除第二部分。本发明实施例涉及形成半导体器件结构的方法。

公开(公告)号：CN105593978B

公开(公告)日：2019-05-31

申请号：CN201380079273.3

申请日：2013-08-30

申请人： 惠普发展公司 ,  有限责任合伙企业

发明人： N·葛 ,  L·Y·蔡 ,  P·C·李 ,  J·J·兰多

IPC分类号： H01L21/336

CPC分类号： H01L29/66575 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/823437 ,  H01L21/823481 ,  H01L29/0847 ,  H01L29/66659 ,  H01L29/78 ,  H05K2203/013

摘要： 公开了一种半导体设备和形成半导体设备的方法。在示例中，在衬底上沉积具有至少一个多晶硅环的多晶硅层。使用多晶硅层作为掩膜掺杂衬底以在衬底中形成掺杂区域。在多晶硅层和衬底上沉积介电层。蚀刻介电层以暴露部分多晶硅层。在介电层上沉积金属层。蚀刻金属层、介电层和多晶硅层的暴露部分，使得至少去除每个多晶硅环的一部分。

公开(公告)号：CN106233438B

公开(公告)日：2019-05-03

申请号：CN201580020907.7

申请日：2015-02-25

申请人： 丰田自动车株式会社

发明人： 大西彻 ,  大木周平 ,  池田知治 ,  R·MD·塔斯比尔

IPC分类号： H01L21/336 ,  H01L21/265 ,  H01L29/41 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/66348 ,  H01L21/2253 ,  H01L21/28035 ,  H01L21/28114 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66734 ,  H01L29/739 ,  H01L29/7397 ,  H01L29/7813

摘要： 公开：在通过在蚀刻后对半导体基板进行离子注入而形成扩散层从而制造半导体装置的情况下，能够抑制在制造出的半导体装置之间产生特性不均的技术。半导体装置(2)具有半导体基板(10)。在半导体基板(10)形成有发射区(12)、顶体区(14)、势垒区(16)、底体区(18)、漂移区(20)、集电区(22)、沟槽(30)、栅绝缘膜(32)以及栅电极(34)。栅电极(34)的表面设置于比半导体基板(10)的表面深的位置。栅电极(34)中的沟槽(30)的宽度方向中央的第1部分(34a)的表面设置于比与栅绝缘膜(32)相接的第2部分(34b)的表面浅的位置。

公开(公告)号：CN104412373B

公开(公告)日：2018-07-17

申请号：CN201380034263.8

申请日：2013-07-15

申请人： 德克萨斯仪器股份有限公司

发明人： H·尼米 ,  J·J·钱伯斯

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/20

CPC分类号： H01L29/7848 ,  H01L21/28035 ,  H01L21/3211 ,  H01L21/32139 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834

摘要： 使用在源极(460)和漏极(462)形成期间屏蔽栅极(434)以防曝光的保护材料(432)，减少在SiGe源极(460)和漏极(462)形成期间应变沟道PMOS晶体管的栅极(434)上的SiGe异常生长的形成。

公开(公告)号：CN104103503B

公开(公告)日：2017-12-12

申请号：CN201310113334.5

申请日：2013-04-02

申请人： 无锡华润上华科技有限公司

发明人： 李健

IPC分类号： H01L21/28

CPC分类号： H01L21/31144 ,  H01L21/28035

摘要： 本发明公开了一种半导体器件栅氧化层的形成方法，包括下列步骤：在衬底上形成氧化层；在所述氧化层上沉积多晶硅；对所述多晶硅进行光刻和刻蚀，形成多晶硅栅极；对所述多晶硅栅极的侧壁进行热氧化，在所述侧壁上生长氧化硅；对所述氧化层进行光刻和刻蚀，将位于源极和漏极上的部分所述氧化层进行减薄。本发明能够保证高压器件栅氧化层厚度的均匀性，大大改善了栅氧化层的横向均匀度，使高压器件工作更加稳定。

公开(公告)号：CN104517832B

公开(公告)日：2017-09-29

申请号：CN201310453090.5

申请日：2013-09-27

申请人： 无锡华润上华半导体有限公司

发明人： 钟圣荣 ,  王根毅 ,  邓小社 ,  周东飞

IPC分类号： H01L21/329

CPC分类号： H01L29/66666 ,  H01L21/02576 ,  H01L21/0273 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/28035 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/324 ,  H01L21/768 ,  H01L29/0619 ,  H01L29/167 ,  H01L29/6609 ,  H01L29/66712 ,  H01L29/861

摘要： 本发明提供一种功率二极管的制备方法，包括：提供衬底，在所述衬底的正面生长N型层；形成终端保护环；形成氧化层，对所述终端保护环进行推结；用有源区光刻板光刻并刻蚀掉有源区区域的所述氧化层，去胶后，在所述有源区区域的所述N型层的正面形成栅氧化层；在所述栅氧化层上淀积形成多晶硅层；用多晶硅光刻板光刻，并以光刻胶为掩蔽层注入P型离子，通过离子散射在所述多晶硅层下方形成P型体区；形成N型重掺杂区；形成P+区；进行热退火，激活注入的杂质；进行正面金属化及背面金属化处理。上述功率二极管的制备方法，通过在多晶硅刻蚀之前，直接利用离子注入的散射形成P型体区作为MOS沟道，简化了流程并降低了成本。

公开(公告)号：CN107078161A

公开(公告)日：2017-08-18

申请号：CN201580052318.7

申请日：2015-08-19

申请人： 维西埃-硅化物公司

发明人： M·艾曼·谢比卜 ,  文杰·张

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： G01R19/0092 ,  G01R19/15 ,  H01L21/02129 ,  H01L21/0217 ,  H01L21/28035 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/32133 ,  H01L21/823487 ,  H01L27/0207 ,  H01L27/0629 ,  H01L27/088 ,  H01L29/0692 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7815

摘要： 垂直沟槽MOSFET中的垂直检测器件。根据本发明的实施例，电子电路包括：配置为切换至少1安培电流的垂直沟槽金属氧化物半导体场效应晶体管以及配置为提供MOSFET的漏极到源极电流的指示的电流检测场效应晶体管。电流检测FET的电流检测比为至少15000并且可以大于29000。

公开(公告)号：CN105027285B

公开(公告)日：2017-06-20

申请号：CN201480013075.1

申请日：2014-01-23

申请人： 美光科技公司

发明人： 约翰·霍普金斯 ,  达尔文·法兰塞达·范 ,  法蒂玛·雅逊·席赛克-艾吉 ,  詹姆士·布莱登 ,  欧瑞里欧·吉安卡罗·莫瑞 ,  史瑞坎特·杰亚提

IPC分类号： H01L27/11524 ,  H01L27/11556 ,  H01L21/28 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78 ,  H01L29/788

CPC分类号： H01L29/7887 ,  H01L21/28035 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/401 ,  H01L29/42324 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/7827 ,  H01L29/7881 ,  H01L29/7889

摘要： 本文大体上论述三维存储器单元及制造及使用所述存储器单元的方法。在一或多个实施例中，三维垂直存储器可包含存储器堆叠。此存储器堆叠可包含存储器单元及介于邻近存储器单元之间的电介质，每一存储器单元包含控制栅极及电荷存储结构。所述存储器单元可进一步包含介于所述电荷存储结构与所述控制栅极之间的势垒材料，所述电荷存储结构及所述势垒材料具有实质上相等的尺寸。

公开(公告)号：CN104167443B

公开(公告)日：2017-04-12

申请号：CN201410204575.5

申请日：2014-05-15

申请人： 英飞凌科技奥地利有限公司

发明人： F.希尔勒 ,  A.毛德 ,  A.迈泽尔 ,  T.施勒泽尔

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

CPC分类号： H01L29/7825 ,  H01L21/28035 ,  H01L21/28167 ,  H01L29/401 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4916 ,  H01L29/66689 ,  H01L29/66704 ,  H01L29/7818 ,  H01L29/7824

摘要： 本发明涉及半导体器件、集成电路以及制造半导体器件的方法。一种半导体器件包括晶体管。该晶体管包括源极区、漏极区、本体区、漂移区域和邻近本体区的栅极电极。该本体区、漂移区域、源极区和漏极区被设置在具有第一主表面的第一半导体层中。该本体区和漂移区域沿着第一方向被设置在源极区和漏极区之间，该第一方向平行于第一主表面。沟槽被设置在第一半导体层中，该沟槽在第一方向上延伸。该晶体管还包括邻近漂移区域布置的漂移控制区。该漂移控制区和栅极电极被设置在沟槽中。

公开(公告)号：CN106298949A

公开(公告)日：2017-01-04

申请号：CN201610929659.4

申请日：2016-10-31

申请人： 上海华虹宏力半导体制造有限公司

发明人： 周颖 ,  丛茂杰

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L29/423 ,  H01L21/336 ,  H01L21/02

CPC分类号： H01L29/7827 ,  H01L21/0223 ,  H01L21/28035 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66666

摘要： 本发明公开了一种屏蔽栅沟槽型功率MOS器件的工艺方法，包含步骤：第1步，在硅衬底上进行沟槽刻蚀，然后形成牺牲氧化层；第2步，淀积衬垫氧化层，淀积多晶硅并回刻，形成沟槽内的底层多晶硅；第3步，形成多晶硅层间介质氧化膜；第4步，在整个硅片表面生长一层热氧化层；第5步，回刻热氧化层；第6步，形成栅氧化层；第7步，淀积多晶硅及回刻，在沟槽内形成上层多晶硅。本发明通过在多晶硅层间介质氧化膜工艺之后，先进行一次热氧化层工艺，使底层多晶硅的上表面边角处圆化，相当于增加了硅衬底材质的露出面积，在后续栅氧化层的生成过程中，栅氧化层生长更好，膜厚均匀性更佳，降低了易击穿点的产生。