公开(公告)号：CN101626021A

公开(公告)日：2010-01-13

申请号：CN200910140192.5

申请日：2009-07-10

申请人： 三星电子株式会社

发明人： 李世薰 ,  李忠浩 ,  崔晶东 ,  金泰瑢 ,  金宇中 ,  张桐熏 ,  尹永培 ,  金基玄 ,  刘民胎

IPC分类号： H01L27/105 ,  H01L29/78 ,  H01L29/417

CPC分类号： H01L27/11573 ,  H01L21/823425 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/11568 ,  H01L29/78

摘要： 本发明提供一种包括驱动晶体管的半导体装置。一种半导体装置包括在衬底中限定的驱动有源区和在该驱动有源区处设置的至少三个驱动晶体管。所述驱动晶体管共享一个公共源极/漏极，并且每个驱动晶体管包括相互独立的单独源极/漏极。所述公共源极/漏极和单独源极/漏极被设置在驱动有源区中。

公开(公告)号：CN110993606B

公开(公告)日：2024-04-12

申请号：CN201910925868.5

申请日：2019-09-27

申请人： 三星电子株式会社

发明人： 朴志峰 ,  金昭延 ,  李韩永 ,  尹永培 ,  殷东锡

IPC分类号： H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

摘要： 一种三维半导体存储器装置包括：衬底；电极结构，其包括竖直地层叠在衬底上的电极，各个电极具有焊盘部分；电极分离结构，其穿透电极结构并在第二方向上彼此隔开；以及接触插塞，其耦接到焊盘部分。接触插塞包括第一接触插塞以及在第二方向上与第一接触插塞隔开的第二接触插塞。电极分离结构包括在第一接触插塞和第二接触插塞之间的第一电极分离结构。第一接触插塞在第二方向上与第一电极分离结构隔开第一距离。第二接触插塞在第二方向上与第一电极分离结构隔开不同于第一距离的第二距离。

公开(公告)号：CN107425004A

公开(公告)日：2017-12-01

申请号：CN201710223451.5

申请日：2017-04-07

申请人： 三星电子株式会社

发明人： 尹永培 ,  申重植 ,  金光浩 ,  朴玄睦

IPC分类号： H01L27/11551 ,  H01L27/11521 ,  H01L27/11578 ,  H01L27/11568

CPC分类号： H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/11551 ,  H01L27/11521 ,  H01L27/11568 ,  H01L27/11578

摘要： 本发明提供一种垂直存储器件，该垂直存储器件包括在基板上的沟道、栅线和切割图案。沟道在基本上垂直于基板的上表面的第一方向上延伸。栅线在第一方向上彼此间隔开。每条栅线围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。

公开(公告)号：CN107425004B

公开(公告)日：2023-09-05

申请号：CN201710223451.5

申请日：2017-04-07

申请人： 三星电子株式会社

发明人： 尹永培 ,  申重植 ,  金光浩 ,  朴玄睦

IPC分类号： H10B41/20 ,  H10B41/30 ,  H10B43/20 ,  H10B43/30

摘要： 本发明提供一种垂直存储器件，该垂直存储器件包括在基板上的沟道、栅线和切割图案。沟道在基本上垂直于基板的上表面的第一方向上延伸。栅线在第一方向上彼此间隔开。每条栅线围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。

公开(公告)号：CN114156278A

公开(公告)日：2022-03-08

申请号：CN202111431970.3

申请日：2017-01-06

申请人： 三星电子株式会社

发明人： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC分类号： H01L27/11578 ,  H01L27/11568 ,  H01L27/11573

摘要： 提供了制造三维(3D)半导体存储器件的方法。该方法可以包括：在包括单元阵列区和连接区的基板上形成薄层结构；形成第一掩模图案；使用第一掩模图案作为蚀刻掩模执行第一蚀刻工艺以蚀刻薄层结构；执行减小第一掩模图案的面积的第一修整工艺；交替地且重复地执行第一蚀刻工艺和第一修整工艺以在连接区上形成上结构；形成第二掩模图案；使用第二掩模图案作为蚀刻掩模执行第二蚀刻工艺以蚀刻薄层结构和上结构；执行减小第二掩模图案的面积的第二修整工艺；以及交替地且重复地执行第二蚀刻工艺和第二修整工艺以在上结构下方形成多个中间结构。

公开(公告)号：CN107039457B

公开(公告)日：2021-11-30

申请号：CN201710011121.X

申请日：2017-01-06

申请人： 三星电子株式会社

发明人： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC分类号： H01L27/11578 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11551 ,  H01L27/11521 ,  H01L27/11526

摘要： 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构具有在连接区上在第一方向上延伸的第一阶梯结构以及在连接区上在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构。每个中间层叠结构暴露设置在其下面的中间层叠结构的第三阶梯结构。

公开(公告)号：CN112366206A

公开(公告)日：2021-02-12

申请号：CN202011291354.8

申请日：2017-01-06

申请人： 三星电子株式会社

发明人： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC分类号： H01L27/11578 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11551 ,  H01L27/11521 ,  H01L27/11526

摘要： 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构在连接区上具有在第一方向上延伸的第一阶梯结构和在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构和在第一方向上延伸的第四阶梯结构。相对于基板的顶表面，第一阶梯结构的斜坡具有第一倾斜角，第二阶梯结构的斜坡具有基本上等于第一倾斜角的第二倾斜角，第四阶梯结构的斜坡具有不同于第一倾斜角的第三倾斜角。

公开(公告)号：CN107039457A

公开(公告)日：2017-08-11

申请号：CN201710011121.X

申请日：2017-01-06

申请人： 三星电子株式会社

发明人： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC分类号： H01L27/11578 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11551 ,  H01L27/11521 ,  H01L27/11526

CPC分类号： H01L27/11578 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11568 ,  H01L27/11573

摘要： 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构具有在连接区上在第一方向上延伸的第一阶梯结构以及在连接区上在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构。每个中间层叠结构暴露设置在其下面的中间层叠结构的第三阶梯结构。

公开(公告)号：CN101626021B

公开(公告)日：2014-01-29

申请号：CN200910140192.5

申请日：2009-07-10

申请人： 三星电子株式会社

发明人： 李世薰 ,  李忠浩 ,  崔晶东 ,  金泰瑢 ,  金宇中 ,  张桐熏 ,  尹永培 ,  金基玄 ,  刘民胎

IPC分类号： H01L27/105 ,  H01L29/78 ,  H01L29/417

CPC分类号： H01L27/11573 ,  H01L21/823425 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/11568 ,  H01L29/78

摘要： 本发明提供一种包括驱动晶体管的半导体装置。一种半导体装置包括在衬底中限定的驱动有源区和在该驱动有源区处设置的至少三个驱动晶体管。所述驱动晶体管共享一个公共源极/漏极，并且每个驱动晶体管包括相互独立的单独源极/漏极。所述公共源极/漏极和单独源极/漏极被设置在驱动有源区中。

公开(公告)号：CN112366206B

公开(公告)日：2023-11-10

申请号：CN202011291354.8

申请日：2017-01-06

申请人： 三星电子株式会社

发明人： 郑夛恽 ,  李星勋 ,  尹石重 ,  朴玄睦 ,  申重植 ,  尹永培

IPC分类号： H10B43/20 ,  H10B43/30 ,  H10B43/40 ,  H10B41/20 ,  H10B41/30 ,  H10B41/40

摘要： 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构在连接区上具有在第一方向上延伸的第一阶梯结构和在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构和在第一方向上延伸的第四阶梯结构。相对于基板的顶表面，第一阶梯结构的斜坡具有第一倾斜角，第二阶梯结构的斜坡具有基本上等于第一倾斜角的第二倾斜角，第四阶梯结构的斜坡具有不同于第一倾斜角的第三倾斜角。