公开(公告)号：CN109390467A

公开(公告)日：2019-02-26

申请号：CN201810908334.7

申请日：2018-08-10

Applicant: 三星电子株式会社

Inventor： 金宰佑 ,  金喆基 ,  金澈完 ,  朴有庆 ,  崔吉铉

IPC: H01L49/00

CPC classification number: H01L23/5223 ,  H01L23/5286 ,  H01L28/88 ,  H01L28/91 ,  H01L28/40

Abstract: 本公开提供了一种电容器结构及包括其的半导体器件。该电容器结构包括：包括电极垫和地垫的衬底；在衬底上的多个电介质层，多个电介质层在衬底上处于不同的水平；在多个电介质层中的至少两个电介质层中的多个导电图案层，多个电介质层中的所述至少两个电介质层是第一电介质层；将多个导电图案层彼此连接的多个通路插塞；以及在多个电介质层中的至少一个第二电介质层中的至少一个接触层，至少一个第二电介质层不同于至少两个第一电介质层，并且所述至少一个接触层将多个导电图案层电连接到电极垫和地垫。

公开(公告)号：CN103178098A

公开(公告)日：2013-06-26

申请号：CN201310054345.0

申请日：2009-04-23

Applicant: 三星电子株式会社

Inventor： 车泰昊 ,  郑圣熙 ,  崔吉铉 ,  金秉熙 ,  朴嬉淑 ,  白宗玟

IPC: H01L29/423 ,  H01L29/49 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/517

Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。

公开(公告)号：CN101499488A

公开(公告)日：2009-08-05

申请号：CN200810176820.0

申请日：2008-11-25

Applicant: 三星电子株式会社

Inventor： 白宗玟 ,  郑圣熙 ,  崔吉铉 ,  车泰昊 ,  朴嬉淑 ,  李柄学 ,  朴在花

IPC: H01L29/49 ,  H01L23/532 ,  H01L21/28 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/28061 ,  H01L29/4933

Abstract: 本发明提供一种半导体器件及其制造方法，更特别地，提供一种具有低电阻W－Ni合金薄层的半导体器件及其制造方法。该半导体器件包括W－Ni合金薄层。该W－Ni合金薄层中Ni的重量在该W－Ni合金薄层的总重量的大约0.01至大约5.0wt％的范围。

公开(公告)号：CN1114784A

公开(公告)日：1996-01-10

申请号：CN95101479.X

申请日：1995-01-28

Applicant: 三星电子株式会社

Inventor： 李正吉 ,  朴宣厚 ,  崔吉铉

IPC: H01L21/74 ,  B21D47/04

CPC classification number: G21K1/025 ,  H01J37/34 ,  H01J37/3447

Abstract: 一种能生长具有均匀厚度和低缺陷率的溅射装置的准直器包括许多以圆柱体形状形成的蜂窝状格子以及在每个格子的侧壁表面上形成的精细的槽和脊，由此来改善形成在侧壁表面上的粒子的粘附性。由于形成在每个格子的侧壁表面上的槽和脊增加了溅射期间在水平方向运动的粒子的粘附性。其结果是，可抑制粒子的产生，可得到半导体器件的高可靠性以及能使溅射装置进行稳定操作。

公开(公告)号：CN109390467B

公开(公告)日：2023-07-18

申请号：CN201810908334.7

申请日：2018-08-10

Applicant: 三星电子株式会社

Inventor： 金宰佑 ,  金喆基 ,  金澈完 ,  朴有庆 ,  崔吉铉

IPC: H01L23/522 ,  H01L23/64 ,  H10N99/00

Abstract: 本公开提供了一种电容器结构及包括其的半导体器件。该电容器结构包括：包括电极垫和地垫的衬底；在衬底上的多个电介质层，多个电介质层在衬底上处于不同的水平；在多个电介质层中的至少两个电介质层中的多个导电图案层，多个电介质层中的所述至少两个电介质层是第一电介质层；将多个导电图案层彼此连接的多个通路插塞；以及在多个电介质层中的至少一个第二电介质层中的至少一个接触层，至少一个第二电介质层不同于至少两个第一电介质层，并且所述至少一个接触层将多个导电图案层电连接到电极垫和地垫。

公开(公告)号：CN102569173A

公开(公告)日：2012-07-11

申请号：CN201110402768.8

申请日：2011-12-02

Applicant: 三星电子株式会社

Inventor： 朴炳律 ,  崔吉铉 ,  方硕哲 ,  文光辰 ,  林东灿

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/036 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05018 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05609 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/05655 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种制造半导体装置的方法。在制造半导体装置的方法中，准备具有第一表面和与第一表面相对的第二表面的基底。在基底的将形成贯通电极的区域中形成牺牲层图案。牺牲层图案沿基底的厚度方向从基底的第一表面延伸。在基底的第一表面上形成上部布线层。上部布线层包括位于牺牲层图案上的布线。将基底的第二表面部分地去除以暴露牺牲层图案。从基底的第二表面去除牺牲层图案，以形成暴露布线的开口。在开口中形成要电连接到布线的贯通电极。

公开(公告)号：CN102299136A

公开(公告)日：2011-12-28

申请号：CN201110154632.X

申请日：2011-06-10

Applicant: 三星电子株式会社

Inventor： 文光辰 ,  朴炳律 ,  林东灿 ,  郑德泳 ,  崔吉铉 ,  裵大录 ,  姜泌圭

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L23/528 ,  H01L2224/16146 ,  H01L2225/06541 ,  H01L2924/01327 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括通路结构和导电结构。通路结构具有一表面，该表面具有平坦部分和突起部分。导电结构形成在通路结构的平坦部分的至少一部分上且不形成在通路结构的突起部分的至少一部分上。例如，导电结构仅形成在平坦部分上而不形成在突起部分的任何部分上，以形成导电结构与通路结构之间的高质量连接。

公开(公告)号：CN101567382A

公开(公告)日：2009-10-28

申请号：CN200910135403.6

申请日：2009-04-23

Applicant: 三星电子株式会社

Inventor： 车泰昊 ,  郑圣熙 ,  崔吉铉 ,  金秉熙 ,  朴嬉淑 ,  白宗玟

IPC: H01L29/423 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/517

Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。

公开(公告)号：CN101330072A

公开(公告)日：2008-12-24

申请号：CN200810127785.3

申请日：2008-01-29

Applicant: 三星电子株式会社

Inventor： 李钟鸣 ,  崔吉铉 ,  洪琮沅 ,  朴显 ,  崔庆寅 ,  李贤培

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76849 ,  H01L21/7684 ,  H01L21/76867 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种包括金属互连的半导体器件及其制造方法，所述半导体器件包括：位于半导体层上并包括沟道的第一层间电介质；位于所述第一层间电介质上的掩模图案；位于所述沟道中的第一导电图案；和位于所述掩模图案上的第二层间电介质。所述第二层间电介质包括位于所述第一导电图案之上的开口。第二导电图案位于所述开口中并电连接至所述第一导电图案。所述第一导电图案具有低于所述掩模图案的上表面的上表面。

公开(公告)号：CN1767205A

公开(公告)日：2006-05-03

申请号：CN200510104111.8

申请日：2005-09-16

Applicant: 三星电子株式会社

Inventor： 尹宣弼 ,  李彰原 ,  孙雄喜 ,  崔吉铉 ,  柳宗烈 ,  林东灿 ,  朴在花 ,  李柄学 ,  朴嬉淑

IPC: H01L29/41 ,  H01L29/788 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L27/11526 ,  H01L21/82345 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11546

Abstract: 一种半导体器件包括，半导体衬底上的第一导电层，第一导电层上的包括高K－介质材料的介质层，介质层上的包括掺有P型杂质的多晶硅的第二导电层，以及第二导电层上的包括金属的第三导电层。在某些器件中，在主单元区中形成第一栅极结构，第一栅极结构包括隧道氧化物层、浮栅、第一高K－介质层和控制栅。控制栅包括掺有P型杂质的多晶硅层和金属层。在主单元区外面形成第二栅极结构，第二栅极结构包括隧道氧化物层、导电层和金属层。在外围单元区中形成第三栅极结构，第三栅极结构包括隧道氧化物、导电层和具有比导电层更窄宽度的高K－介质层。也公开了方法实施例。