-
公开(公告)号:CN1206712C
公开(公告)日:2005-06-15
申请号:CN02152674.5
申请日:2002-11-29
申请人: 三洋电机株式会社 , 新潟三洋电子株式会社
IPC分类号: H01L21/336 , H01L21/265 , H01L29/78
CPC分类号: H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
摘要: 一种半导体装置的制造方法,包括下列步骤:在第一导电类型的半导体衬底内形成第二导电类型的第一阱区域的步骤;在半导体衬底内形成其杂质浓度比第一阱区域的杂质浓度高的第二导电类型的第二阱区域的步骤;在第一阱区域上形成第一栅绝缘膜的步骤;在第二阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤;以穿透第一栅绝缘膜和第二栅绝缘膜的条件向第一阱区域和第二阱区域内离子注入第一导电类型的第一杂质,在第一栅绝缘膜之下形成第二离子注入层,在第二栅绝缘膜之下形成第一离子注入层步骤;以及以不穿透第一栅绝缘膜、穿透第二栅绝缘膜的条件,向第二阱区域内离子注入第一导电类型的第二杂质,在第二栅绝缘膜之下形成第三离子注入层的步骤。
-
公开(公告)号:CN1421909A
公开(公告)日:2003-06-04
申请号:CN02152674.5
申请日:2002-11-29
申请人: 三洋电机株式会社 , 新潟三洋电子株式会社
IPC分类号: H01L21/336 , H01L21/265 , H01L29/78
CPC分类号: H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
摘要: 一种半导体装置的制造方法,其特征在于包括下列步骤:在某导电型的半导体衬底内形成第一相反导电型阱区域的步骤;在上述半导体衬底内形成其杂质浓度比上述第一相反导电型阱区域的杂质浓度高的第二相反导电型阱区域的步骤;在上述第一相反导电型阱区域上形成第一栅绝缘膜的步骤;在上述第二相反导电型阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤;以贯通上述第一和第二栅绝缘膜的条件向上述第一和第二相反导电型阱区域内注入第一某导电型杂质的步骤;以及以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件,向上述第二相反导电型阱区域内注入第二某导电型杂质的离子注入步骤。
-
公开(公告)号:CN101567387B
公开(公告)日:2010-11-10
申请号:CN200910132147.5
申请日:2009-04-21
IPC分类号: H01L29/78 , H01L29/08 , H01L29/10 , H01L29/423
CPC分类号: H01L29/7816 , H01L29/0878 , H01L29/41758 , H01L29/41775 , H01L29/4238 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66689
摘要: 一种DMOS晶体管。减少DMOS晶体管的导通电阻,而且防止静电破坏强度的恶化。把DMOS晶体管的源极层(5)端部配置成从栅极电极(7)内侧的角部(7A)后退。不把源极层(5)上的硅化物层(11)从源极层(5)的端部向外延伸。即虽然在源极层(5)的表面形成硅化物层(11),但在源极层(5)与栅极电极(7)内侧的角部(7A)之间露出的体层(4)表面并没形成硅化物层(11)。由此,没有电流集中,由于电流在DMOS晶体管整体大致均匀流动,所以能够提高静电破坏强度。
-
公开(公告)号:CN101567387A
公开(公告)日:2009-10-28
申请号:CN200910132147.5
申请日:2009-04-21
IPC分类号: H01L29/78 , H01L29/08 , H01L29/10 , H01L29/423
CPC分类号: H01L29/7816 , H01L29/0878 , H01L29/41758 , H01L29/41775 , H01L29/4238 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66689
摘要: 一种DMOS晶体管。减少DMOS晶体管的导通电阻,而且防止静电破坏强度的恶化。把DMOS晶体管的源极层(5)端部配置成从栅极电极(7)内侧的角部(7A)后退。不把源极层(5)上的硅化物层(11)从源极层(5)的端部向外延伸。即虽然在源极层(5)的表面形成硅化物层(11),但在源极层(5)与栅极电极(7)内侧的角部(7A)之间露出的体层(4)表面并没形成硅化物层(11)。由此,没有电流集中,由于电流在DMOS晶体管整体大致均匀流动,所以能够提高静电破坏强度。
-
公开(公告)号:CN100517750C
公开(公告)日:2009-07-22
申请号:CN200610071428.0
申请日:2006-03-28
申请人: 三洋电机株式会社
IPC分类号: H01L29/78
CPC分类号: H01L29/0847 , H01L29/1083 , H01L29/456 , H01L29/7833
摘要: 本发明涉及一种半导体装置。在现有的半导体装置中,在栅极氧化膜薄且漏极区域由DDD结构形成时,存在难以谋求漏极区域的电场缓和的问题。在本发明的半导体装置中,在P型扩散层(5)上面形成有薄的栅极氧化膜(12)。在栅极氧化膜(12)上面形成有栅极电极(9)。在P型扩散层(5)上形成有N型扩散层(7、8),且N型扩散层(8)被用作为漏极区域。N型扩散层(8)至少在栅极电极(9)下方γ形状地扩散。根据该结构,在外延层(4)表面附近,N型扩散层(8)的扩散区域扩展,成为低浓度区域。而且,可将来自栅极电极的电场、源极漏极间的电场缓和。
-
公开(公告)号:CN100505320C
公开(公告)日:2009-06-24
申请号:CN200610094110.4
申请日:2006-06-22
申请人: 三洋电机株式会社
IPC分类号: H01L29/866 , H01L21/329
CPC分类号: H01L29/866 , H01L29/66106
摘要: 一种半导体装置及其制造方法。在以往的半导体装置中,由于硅表面的结晶缺陷等原因而存在齐纳二极管特性波动的问题。本发明的半导体装置在P型单晶硅衬底(2)上形成N型外延层(4)。在外延层(4)上形成作为阳极区域的P型扩散层(5、6、7、8)以及作为阴极区域的N型扩散层(9)。通过P型扩散层(8)和N型扩散层(9)的PN结区域,构成齐纳二极管(1)。通过该结构,电流路径成为外延层(4)深部,可防止由于外延层(4)表面的结晶缺陷等而引起的齐纳二极管(1)的饱和电压波动。
-
公开(公告)号:CN101026191A
公开(公告)日:2007-08-29
申请号:CN200710084951.1
申请日:2007-02-17
申请人: 三洋电机株式会社
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/0878 , H01L29/0688 , H01L29/0847 , H01L29/404 , H01L29/66659 , H01L29/7835
摘要: 本发明涉及一种高耐压MOS晶体管,其具有300V左右的高的源极-漏极耐压Bvds,并且具有低的接通电阻。形成有从源极层(55)侧向栅极电极(54)下方延伸的N型体层(63)。形成有比第一漂移层(65)更深地扩散到外延半导体层(51)中,并从第一漂移层(65)的下方向栅极电极(54)的下方延伸,在该栅极电极(54)的下方与体层(63)形成PN结的P型第二漂移层(64)。该第二漂移层(64)和源极层(55)之间的体层(63)的表面成为沟道区域(CH2)。第一漂移层(65)形成为从容易产生电场集中的栅极电极(54)的左端部(E1)离开。
-
公开(公告)号:CN1992338A
公开(公告)日:2007-07-04
申请号:CN200610149406.1
申请日:2006-11-17
申请人: 三洋电机株式会社
IPC分类号: H01L29/735 , H01L21/331
CPC分类号: H01L29/735 , H01L29/0692 , H01L29/6625
摘要: 一种半导体装置及其制造方法,其所要解决的问题是在以往的半导体装置中,由于集电极区域形成得宽,故难以缩小设备尺寸。本发明的半导体装置中,在P型单晶硅基板(2)上层叠N型外延层(4)。在外延层(4)上形成作为基极引出区域的N型扩散层(5)、作为发射极区域的P型扩散层(6、7)、作为集电极区域的P型扩散层(8、9)。发射极区域在其深向部位具有比其表面附近的扩散宽度宽的区域,横型PNP晶体管(1)在外延层(4)深向部位形成最小基极宽度。根据该构造,在缩小集电极区域的情况下也能够得到希望的hfe值。并且,可缩小设备尺寸。
-
公开(公告)号:CN1280917C
公开(公告)日:2006-10-18
申请号:CN01117409.9
申请日:2001-04-26
申请人: 三洋电机株式会社
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/66659 , H01L21/26586 , H01L29/7835
摘要: 本发明的课题是谋求工作耐压的提高。本发明的半导体装置具有:栅电极(4);以与该栅电极邻接的方式形成的低浓度的N-型漏区(2);以及N+型漏区(6),离开上述栅电极(4)的另一端且被包含在上述低浓度的N-型漏区(2)中,其特征在于:形成了中等浓度的N型层(7A),该层处于至少从离上述栅电极(4)存在规定间隔的位置起横跨上述高浓度的N+型漏区(6)间的区域,在上述衬底(1)内的规定深度的位置上具有杂质浓度峰值,在接近于衬底表面的区域中杂质浓度变低。
-
公开(公告)号:CN1258818C
公开(公告)日:2006-06-07
申请号:CN01117410.2
申请日:2001-04-26
申请人: 三洋电机株式会社
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/66659 , H01L21/26586 , H01L29/7835
摘要: 本发明的课题是谋求工作耐压的提高。特征在于,具备:N+型源区(9),与栅电极(7)的一端邻接;N-型漏区(5A)和与该漏区(5A)相连地形成的N-型漏区(5B),在上述第1栅绝缘膜(4)下至少在上述衬底内的规定深度的位置上具有杂质浓度峰值,在接近于衬底表面的区域中杂质浓度变低;N+型漏区(10),离开上述栅电极(7)的另一端且被包含在上述N-型漏区(5B)中:以及N型层(11),从上述第1栅绝缘膜(4)的一个端部起横跨上述N+型漏区(10)间。
-
-
-
-
-
-
-
-
-