公开(公告)号：CN118658824A

公开(公告)日：2024-09-17

申请号：CN202410259917.7

申请日：2024-03-07

Applicant: 三菱电机株式会社

Inventor： 秋好恭兵 ,  中西洋介 ,  山田胜

IPC: H01L21/683 ,  H01L21/67 ,  H01L21/78 ,  B28D5/00

Abstract: 本公开涉及半导体装置的制造方法、半导体制造装置以及半导体装置，其目的在于提供能够应用于高温处理工序并能够防止晶圆的弯曲、破裂以及缺损的半导体装置的制造方法、半导体制造装置以及半导体装置。本公开的半导体装置的制造方法是将环状的框体与晶圆的外周部接合的半导体装置的制造方法，其具备：将晶圆和框体中的一方设置于工作台的工序；用压接机构的夹紧部保持晶圆和框体中的另一方的工序；通过原子照射使晶圆的外周部的表层和框体的表层活化的工序；以及用工作台和夹紧部夹住晶圆和框体，并且用压接机构压接活化后的晶圆的表层和框体的表层的工序，在压接后的晶圆与框体的接合界面形成有非晶体层。

公开(公告)号：CN115692171A

公开(公告)日：2023-02-03

申请号：CN202210868164.0

申请日：2022-07-22

Applicant: 三菱电机株式会社

Inventor： 秋好恭兵 ,  吉田敦史 ,  中西洋介 ,  香月真一郎

IPC: H01L21/02 ,  H01L21/66 ,  H01L21/67

Abstract: 提供能够对多个SiC晶片间的氧化膜的厚度波动进行抑制的半导体装置的制造方法。还涉及半导体制造装置。在多个碳化硅晶片的下表面形成了第1无机膜后，以第1无机膜的厚度残留大于或等于750nm的方式进行多个碳化硅晶片的蚀刻，在蚀刻后进行热氧化处理而在多个碳化硅晶片的上表面形成氧化膜，在至少一个晶片及多个碳化硅晶片沿一个方向且使多个碳化硅晶片的上表面朝向一个方向地排列的状态下进行热氧化处理，该至少一个晶片包含哑晶片或监控晶片中的至少任意一者，在热氧化处理的状态下，多个碳化硅晶片中的第1碳化硅晶片配置于至少1个晶片的任意者的正下方，多个碳化硅晶片中的第2碳化硅晶片配置于多个碳化硅晶片中的第3碳化硅晶片的正下方。

公开(公告)号：CN114496935A

公开(公告)日：2022-05-13

申请号：CN202111305821.2

申请日：2021-11-05

Applicant: 三菱电机株式会社

Inventor： 野口智明 ,  中西洋介

IPC: H01L23/00 ,  H01L29/78 ,  H01L21/336 ,  H02M1/00

Abstract: 本发明的目的在于，在碳化硅半导体装置中，对阈值电压的变动进行抑制，对阻挡金属处的裂缝的产生进行抑制。碳化硅半导体装置(101)具有：碳化硅基板(11)；半导体层(12)，其形成于碳化硅基板(11)之上；栅极电极(18)，其隔着栅极绝缘膜(26)与半导体层(12)相对；层间绝缘膜(19)，其将栅极电极(18)覆盖；阻挡金属，其形成于层间绝缘膜(19)之上；以及上表面电极，其将阻挡金属覆盖，阻挡金属是由阻挡金属(21)和阻挡金属(22)构成的两层构造，层间绝缘膜(19)侧的阻挡金属(21)由与阻挡金属(22)相同的金属构成，与阻挡金属(22)相比厚度小。

公开(公告)号：CN109075089A

公开(公告)日：2018-12-21

申请号：CN201780028691.8

申请日：2017-04-25

Applicant: 三菱电机株式会社

Inventor： 冈部博明 ,  中西洋介

IPC: H01L21/60 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/78

Abstract: 电极(1)设置于半导体层(11)上。聚酰亚胺层(12)具有配置于电极(1)上的开口部(OP)、且聚酰亚胺层(12)覆盖电极(1)的边缘而延伸至电极(1)上。铜层(13)在开口部(OP)内设置于电极(1)上，与电极(1)上的聚酰亚胺层(12)分离。铜引线(14)具有被接合于铜层(13)上的一端。

公开(公告)号：CN104220201B

公开(公告)日：2016-09-14

申请号：CN201280072279.3

申请日：2012-10-19

Applicant: 三菱电机株式会社

Inventor： 三宅英孝 ,  糸数笃 ,  中西洋介

IPC: B23H7/02 ,  B23H9/00

CPC classification number: B23H7/10 ,  B23H1/028 ,  B23H7/105 ,  B23H9/00 ,  B23H11/00

Abstract: 本发明的特征在于，提供一种线放电加工装置，其具有：多个主导向辊(1a～1d)，它们隔开间隔而平行配设；1根导线(3)，其以一定的间距卷挂在多个主导向辊(1a～1d)之间，从而在一对导向辊(1a、1b)之间形成并列线部(CL)，随着主导向辊(1)的转动而行进；供电件单元(6)，其向切断线部(CL)的各根导线(3)供电，通过切断线部(CL)进行被加工物(5)的切断，在一部分与被加工物(5)连接的状态下，中断来自被加工物(5)的半导体晶片的切出，然后使切断线部(CL)的导线(3)接近一个切断面，在放电加工的状态下进行扫描。

公开(公告)号：CN109075089B

公开(公告)日：2021-12-17

申请号：CN201780028691.8

申请日：2017-04-25

Applicant: 三菱电机株式会社

Inventor： 冈部博明 ,  中西洋介

IPC: H01L21/60 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/78

Abstract: 电极(1)设置于半导体层(11)上。聚酰亚胺层(12)具有配置于电极(1)上的开口部(OP)、且聚酰亚胺层(12)覆盖电极(1)的边缘而延伸至电极(1)上。铜层(13)在开口部(OP)内设置于电极(1)上，与电极(1)上的聚酰亚胺层(12)分离。铜引线(14)具有被接合于铜层(13)上的一端。

公开(公告)号：CN110360941B

公开(公告)日：2021-12-14

申请号：CN201910272081.3

申请日：2019-04-04

Applicant: 三菱电机株式会社

Inventor： 升元佑一 ,  上角彻 ,  山中信明 ,  中西洋介

IPC: G01B11/06

Abstract: 抑制受光部处的噪声的产生而提高膜厚测定精度。膜厚测定装置具备：工作台(1)，其仅与基板(2)的缘部接触；反射抑制部(12、13)，其位于与工作台分离开的位置，并且位于被工作台包围的区域；光源(4)；以及受光部(5)，第1光(8)和第2光(9)向受光部(5)入射，第1光(8)是从光源照射出的光被被测定膜的上表面反射后的光，第2光(9)是被基板的上表面反射后的光，反射抑制部位于与基板的露出在空气中的下表面分离开的位置，对入射的来自光源的光被反射至受光部这一情况进行抑制。

公开(公告)号：CN109075159B

公开(公告)日：2021-12-17

申请号：CN201680084542.9

申请日：2016-10-31

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  末广善幸 ,  须贺原和之 ,  中西洋介 ,  横山吉典 ,  曾田真之介 ,  林功明

IPC: H01L25/07 ,  H01L21/52 ,  H01L23/40 ,  H01L25/18

Abstract: 提供导热性高、且工作性优异的半导体装置。半导体装置(101)具备绝缘基板(13)、半导体元件(11)、管芯接合材料(22)、接合材料(23)以及冷却构件(12)。绝缘基板(13)具有绝缘陶瓷(6)、设置于绝缘陶瓷(6)的一个面的导板(5)以及设置于另一个面的导板(7)。半导体元件(11)经由管芯接合材料(22)设置在导板(5)上。在管芯接合材料(22)中采用烧结金属。半导体元件(11)的弯曲强度为700MPa以上，其厚度为0.05mm以上且0.1mm以下。冷却构件(12)经由接合材料(23)接合于导板(7)。

公开(公告)号：CN106537568A

公开(公告)日：2017-03-22

申请号：CN201580038164.6

申请日：2015-04-10

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久 ,  中西洋介

IPC: H01L21/336 ,  C30B29/36 ,  C30B31/22 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02694 ,  C30B29/36 ,  C30B31/185 ,  C30B31/22 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/28 ,  H01L21/7806 ,  H01L29/0834 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 本发明涉及半导体装置的制造方法及半导体装置。所述半导体装置的制造方法具备：准备在SiC支承衬底上配设了与上述SiC支承衬底相比杂质浓度为1万分之1以下、并且厚度为50μm以上的SiC外延生长层的SiC外延衬底的工序(a)；选择性地将杂质离子注入上述SiC外延衬底的第1主面而形成构成半导体元件的杂质区域的工序(b)；将规定的离子注入上述SiC外延衬底的第2主面而形成控制上述SiC外延衬底的翘曲的离子注入区域的工序(c)；和在上述工序(b)及工序(c)之后将上述SiC外延衬底加热的工序(d)。

公开(公告)号：CN106165066A

公开(公告)日：2016-11-23

申请号：CN201480077907.6

申请日：2014-04-09

Applicant: 三菱电机株式会社

Inventor： 中西洋介 ,  冈部博明 ,  吉田基 ,  须贺原和之 ,  富永贵亮

IPC: H01L21/28

Abstract: 本发明提供抑制制造工序数的增加、且能够抑制合金层对于半导体基板的欧姆特性的劣化的碳化硅半导体的制造方法。形成为碳化硅半导体装置的制造方法，其具备：在由碳化硅构成的半导体基板11上形成由第一金属构成的金属层30的工序；在金属层30上形成将第二金属氮化了的金属氮化膜40的工序；经由金属氮化膜40来照射激光、形成半导体基板11的碳化硅与金属层30的第一金属的合金层31的工序；和在金属氮化膜40上形成电极20的工序。