公开(公告)号：CN109417019B

公开(公告)日：2023-12-05

申请号：CN201680087344.8

申请日：2016-07-04

申请人： 三菱电机株式会社

发明人： 高木保志 ,  末川英介 ,  田所千广

IPC分类号： H01L21/02 ,  G03F7/20 ,  H01L21/66

摘要： 在晶片工艺中，在晶片(W1)以及监视晶片(W2)同时以相同的生长条件分别形成多晶硅膜(P1、P2)。对在监视晶片(W2)形成的多晶硅膜(P2)的膜厚和磷浓度的至少一者进行测定而得到测定值。基于测定值而选择多个掩模图案(A、B、C)中的1个，使用所选择的掩模图案对在晶片(W1)形成的多晶硅膜(P1)进行蚀刻而形成多晶硅电阻(5)。

公开(公告)号：CN103828056A

公开(公告)日：2014-05-28

申请号：CN201180073630.6

申请日：2011-09-21

申请人： 三菱电机株式会社

发明人： 樽井阳一郎 ,  末川英介 ,  油谷直毅 ,  日野史郎 ,  三浦成久 ,  今泉昌之

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0485 ,  H01L29/086 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/7802

摘要： 在碳化硅半导体装置的MOSFET中，同时实现源极区域的低电阻化和栅极氧化膜的漏电流的降低。在MOSFET的栅极氧化膜（6）中产生的漏电流，通过使源极区域（4）和栅极氧化膜（6）的界面的粗糙部减小而受到抑制。在提高源极区域（4）的表面部分的杂质浓度的情况下，栅极氧化膜（6）通过干式氧化或CVD法而形成。在栅极氧化膜（6）通过湿式氧化形成的情况下，将源极区域（4）的表面部分的杂质浓度抑制得较低。

公开(公告)号：CN109417019A

公开(公告)日：2019-03-01

申请号：CN201680087344.8

申请日：2016-07-04

申请人： 三菱电机株式会社

发明人： 高木保志 ,  末川英介 ,  田所千广

IPC分类号： H01L21/02 ,  G03F7/20 ,  H01L21/66

摘要： 在晶片工艺中，在晶片(W1)以及监视晶片(W2)同时以相同的生长条件分别形成多晶硅膜(P1、P2)。对在监视晶片(W2)形成的多晶硅膜(P2)的膜厚和磷浓度的至少一者进行测定而得到测定值。基于测定值而选择多个掩模图案(A、B、C)中的1个，使用所选择的掩模图案对在晶片(W1)形成的多晶硅膜(P1)进行蚀刻而形成多晶硅电阻(5)。

公开(公告)号：CN102610639A

公开(公告)日：2012-07-25

申请号：CN201110380365.8

申请日：2011-11-25

申请人： 三菱电机株式会社

发明人： 末川英介 ,  折附泰典 ,  樽井阳一郎

IPC分类号： H01L29/739 ,  H01L29/06

CPC分类号： H01L29/7811 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7804 ,  H01L29/7815 ,  H01L29/861

摘要： 本发明提供一种半导体装置，能够抑制阈值电压随时间变化而下降，并且能够防止铝布线引起的绝缘膜的腐蚀或铝尖峰引起的栅极源极间的短路。半导体装置的MOSFET单元具有多晶硅的栅极电极(6)以及在n-漂移层(2)的上部形成的n+源极区域(4)。栅极电极(6)上被层间绝缘膜(7)覆盖，Al的源极电极(101)在层间绝缘膜(7)上延伸。此外，在栅极电极(6)上连接有Al的栅极焊盘(102)。在源极电极(101)和层间绝缘膜(7)之间以及栅极焊盘(102)和栅极电极(6)之间分别配设有抑制Al的扩散的阻挡金属层(99)。

公开(公告)号：CN105556669B

公开(公告)日：2019-06-28

申请号：CN201380079660.7

申请日：2013-09-17

申请人： 三菱电机株式会社

发明人： 鹿口直斗 ,  末川英介 ,  池上雅明

IPC分类号： H01L27/06 ,  H01L21/336 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L27/0922 ,  H01L21/8213 ,  H01L27/0207 ,  H01L27/0605 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7803

摘要： 本发明涉及一种使用了宽带隙半导体的半导体装置，其具有：第1导电型的第1MOS晶体管(SM)，其第1主电极(D)与第1电位连接，第2主电极(S)与第2电位连接；以及第2导电型的第2 MOS晶体管(LM)，其第1主电极(D)与第1 MOS晶体管的控制电极(G)连接，第2主电极(S)与第2电位连接，第1 MOS晶体管的控制电极与第2 MOS晶体管的控制电极(G)被共通地连接，第1以及第2 MOS晶体管形成于共通的宽带隙半导体衬底之上，第1 MOS晶体管构成为，主电流相对于所述宽带隙半导体衬底的主面而在垂直方向上流动，第2 MOS晶体管构成为，主电流相对于宽带隙半导体衬底的主面而在水平方向上流动。

公开(公告)号：CN104064591B

公开(公告)日：2017-11-17

申请号：CN201410216921.1

申请日：2011-11-25

申请人： 三菱电机株式会社

发明人： 末川英介 ,  折附泰典 ,  樽井阳一郎

IPC分类号： H01L29/45 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L29/7811 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7804 ,  H01L29/7815 ,  H01L29/861

摘要： 本发明提供一种半导体装置，能够抑制阈值电压随时间变化而下降，并且能够防止铝布线引起的绝缘膜的腐蚀或铝尖峰引起的栅极源极间的短路。半导体装置的MOSFET单元具有多晶硅的栅极电极(6)以及在n‑漂移层(2)的上部形成的n+源极区域(4)。栅极电极(6)上被层间绝缘膜(7)覆盖，Al的源极电极(101)在层间绝缘膜(7)上延伸。此外，在栅极电极(6)上连接有Al的栅极焊盘(102)。在源极电极(101)和层间绝缘膜(7)之间以及栅极焊盘(102)和栅极电极(6)之间分别配设有抑制Al的扩散的阻挡金属层(99)。

公开(公告)号：CN102610639B

公开(公告)日：2016-05-04

申请号：CN201110380365.8

申请日：2011-11-25

申请人： 三菱电机株式会社

发明人： 末川英介 ,  折附泰典 ,  樽井阳一郎

IPC分类号： H01L29/739 ,  H01L29/06

CPC分类号： H01L29/7811 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7804 ,  H01L29/7815 ,  H01L29/861

摘要： 本发明提供一种半导体装置，能够抑制阈值电压随时间变化而下降，并且能够防止铝布线引起的绝缘膜的腐蚀或铝尖峰引起的栅极源极间的短路。半导体装置的MOSFET单元具有多晶硅的栅极电极(6)以及在n-漂移层(2)的上部形成的n+源极区域(4)。栅极电极(6)上被层间绝缘膜(7)覆盖，Al的源极电极(101)在层间绝缘膜(7)上延伸。此外，在栅极电极(6)上连接有Al的栅极焊盘(102)。在源极电极(101)和层间绝缘膜(7)之间以及栅极焊盘(102)和栅极电极(6)之间分别配设有抑制Al的扩散的阻挡金属层(99)。

公开(公告)号：CN104282686A

公开(公告)日：2015-01-14

申请号：CN201410320367.1

申请日：2014-07-04

申请人： 三菱电机株式会社

发明人： 末川英介 ,  鹿口直斗 ,  池上雅明

IPC分类号： H01L27/04 ,  H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC分类号： H01L27/0251 ,  H01L21/8213 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7803 ,  H01L29/7811 ,  H01L29/7815

摘要： 本发明提供一种宽带隙半导体装置，其能够抑制栅极电极与源极电极之间的静电破坏，而不会增加芯片成本。本发明的宽带隙半导体装置具备：第2源极层(n+源极层(4A))，其在p基极层(3A)的表层夹着场绝缘膜(11)形成，且与n+源极层(4)在同一工序中形成；第2栅极电极(栅极多晶硅(7A))，其至少形成于场绝缘膜(11)上，且与栅极多晶硅(7)为同一层；第3栅极电极(栅极电极(12))，其形成于一侧的第2源极层上，与第2栅极电极电连接；以及第2源极电极(源极电极(9A))，其形成于另一侧的第2源极层上。

公开(公告)号：CN107710401B

公开(公告)日：2021-04-20

申请号：CN201580081427.1

申请日：2015-07-02

申请人： 三菱电机株式会社

发明人： 末川英介

IPC分类号： H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H01L29/78

摘要： 本技术涉及能够使静电破坏耐量提高的搭载有电流感测功能的半导体装置。半导体装置具备：第1开关元件，其流过主电流；以及第2开关元件，其流过感测电流。第1开关元件具备第1栅极氧化膜(17)，该第1栅极氧化膜(17)形成为与被第1源极层(16)和漂移层(12)夹着的第1基极层(14)接触。第2开关元件具备第2栅极氧化膜(47)，该第2栅极氧化膜(47)形成为与被第2源极层(16)和漂移层夹着的第2基极层(14)接触。第2栅极氧化膜的包含将第2基极层覆盖的部分在内的部分的厚度比第1栅极氧化膜的厚度厚。

公开(公告)号：CN107710401A

公开(公告)日：2018-02-16

申请号：CN201580081427.1

申请日：2015-07-02

申请人： 三菱电机株式会社

发明人： 末川英介

IPC分类号： H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H01L29/78

CPC分类号： H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H01L29/0878 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7815

摘要： 本技术涉及能够使静电破坏耐量提高的搭载有电流感测功能的半导体装置。半导体装置具备：第1开关元件，其流过主电流；以及第2开关元件，其流过感测电流。第1开关元件具备第1栅极氧化膜(17)，该第1栅极氧化膜(17)形成为与被第1源极层(16)和漂移层(12)夹着的第1基极层(14)接触。第2开关元件具备第2栅极氧化膜(47)，该第2栅极氧化膜(47)形成为与被第2源极层(16)和漂移层夹着的第2基极层(14)接触。第2栅极氧化膜的包含将第2基极层覆盖的部分在内的部分的厚度比第1栅极氧化膜的厚度厚。