-
公开(公告)号：CN113130298A
公开(公告)日：2021-07-16
申请号：CN202110388636.8
申请日：2021-04-12
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/02 , H01L29/423 , H01L29/51
摘要： 本申请实施例提供了一种半导体器件的制造方法，方法包括：提供衬底，所述衬底上形成有碳化硅层；采用离子注入对所述碳化硅层进行轰击，以使所述碳化硅层的表层非晶化，形成碳化硅的非晶层；进行氧化工艺，以将所述碳化硅的非晶层氧化为氧化硅层。通过采用离子注入对碳化硅层进行轰击，使碳化硅层的表层非晶化，形成碳化硅的非晶层，之后对碳化硅的非晶层进行氧化工艺，生成氧化硅层。相较于致密的碳化硅层，碳化硅的非晶层在进行氧化工艺时具有更快的氧化速度，并且碳化硅的非晶层在进行氧化工艺时，通过固相外延再次生长，能够改善SiC和氧化硅的界面质量。
-
公开(公告)号：CN111211110A
公开(公告)日：2020-05-29
申请号：CN202010038760.7
申请日：2020-01-14
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/528 , H01L23/532 , H01L21/768
摘要： 本发明公开一种电子器件及其制作方法、集成电路和电子设备，涉及集成电路制造技术领域，以采用含钴材料作为扩散阻挡层，降低导电互连结构的总电阻，提升导电互连结构的电传输特性。所述电子器件包括：衬底、形成在衬底上方的至少一层介电层以及至少一个导电互连结构。每层介电层开设至少一个互连过孔。至少一个互连过孔被至少一个导电互连结构一一对应贯穿。每个导电互连结构包括沿着互连过孔的孔深减小方向分布的扩散阻挡层和导电层。扩散阻挡层内含有钴材料。所述电子器件的制作方法应用于制作电子器件，所述电子器件应用于集成电路和电子设备中。
-
公开(公告)号：CN113178414A
公开(公告)日：2021-07-27
申请号：CN202110261633.8
申请日：2021-03-10
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/768 , H01L21/336
摘要： 本发明涉及一种碳化硅欧姆接触结构的形成方法及MOS晶体管的制备方法。一种碳化硅欧姆接触结构的形成方法，包括：提供表面具有碳化硅(SiC)层的半导体结构；在所述碳化硅层注入重离子，使表面形成非晶层；然后在所述非晶层的表面沉积金属层；进行退火处理，退火温度为400～1000℃。本发明能促进金属硅化反应的进行，也有利于掺杂杂质在更低温度下激活，从而大幅降低欧姆接触结构的电阻率。
-
公开(公告)号：CN112652607A
公开(公告)日：2021-04-13
申请号：CN202011430362.6
申请日：2020-12-09
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/528 , H01L23/532 , H01L21/768
摘要： 本发明提供了一种金属互连结构、半导体器件及提高扩散阻挡层性能的方法，该金属互连结构包括互连金属层、钝化层和扩散阻挡层，所述钝化层连接在所述互连金属层和所述扩散阻挡层之间；所述扩散阻挡层为Co基合金层；所述钝化层为利用等离子体(plasma)处理所述扩散阻挡层的表面形成。该金属互连结构通过将扩散阻挡层设置为Co基合金层，可以在减少扩散阻挡层电阻率的同时为互连线保留更多有效体积；而且利用特殊气体对Co基合金层进行等离子体处理，使得其表面形成钝化层，提高阻挡特性。
-
公开(公告)号：CN112652607B
公开(公告)日：2023-08-18
申请号：CN202011430362.6
申请日：2020-12-09
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/528 , H01L23/532 , H01L21/768
摘要： 本发明提供了一种金属互连结构、半导体器件及提高扩散阻挡层性能的方法，该金属互连结构包括互连金属层、钝化层和扩散阻挡层，所述钝化层连接在所述互连金属层和所述扩散阻挡层之间；所述扩散阻挡层为Co基合金层；所述钝化层为利用等离子体(plasma)处理所述扩散阻挡层的表面形成。该金属互连结构通过将扩散阻挡层设置为Co基合金层，可以在减少扩散阻挡层电阻率的同时为互连线保留更多有效体积；而且利用特殊气体对Co基合金层进行等离子体处理，使得其表面形成钝化层，提高阻挡特性。
-
公开(公告)号：CN108807170A
公开(公告)日：2018-11-13
申请号：CN201810596945.2
申请日：2018-06-11
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/3065 , H01L21/3105 , H01L21/311 , H01L21/3205 , B82Y40/00
CPC分类号： H01L21/31111 , B82Y40/00 , H01L21/3065 , H01L21/31051 , H01L21/31116 , H01L21/32051
摘要： 本申请公开了一种纳米线的制作方法，包括在衬底上沉积第一薄膜，并通过光刻以及刻蚀形成台阶结构，然后沉积第二薄膜，并通过等离子各向异性刻蚀在所述台阶结构旁边形成侧墙结构，接着沉积第三薄膜，并对第三薄膜进行平坦化直至露出第二薄膜为止，其中，第三薄膜的材料与第一薄膜的材料相同，最后对露出的第二薄膜进行选择性腐蚀，形成沟槽，利用待填充材料填充所述沟槽，并进行平坦化，得到待填充材料形成的纳米线。该方法采用普通的光刻、薄膜生长，并结合选择性腐蚀以及平坦化等技术，在不用先进蚀刻的情况下，实现了对纳米线的宽度和厚度的控制，并进一步实现了对纳米线截面形状的控制，满足了用户的需求。
-
公开(公告)号：CN108807170B
公开(公告)日：2021-10-22
申请号：CN201810596945.2
申请日：2018-06-11
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/3065 , H01L21/3105 , H01L21/311 , H01L21/3205 , B82Y40/00
摘要： 本申请公开了一种纳米线的制作方法，包括在衬底上沉积第一薄膜，并通过光刻以及刻蚀形成台阶结构，然后沉积第二薄膜，并通过等离子各向异性刻蚀在所述台阶结构旁边形成侧墙结构，接着沉积第三薄膜，并对第三薄膜进行平坦化直至露出第二薄膜为止，其中，第三薄膜的材料与第一薄膜的材料相同，最后对露出的第二薄膜进行选择性腐蚀，形成沟槽，利用待填充材料填充所述沟槽，并进行平坦化，得到待填充材料形成的纳米线。该方法采用普通的光刻、薄膜生长，并结合选择性腐蚀以及平坦化等技术，在不用先进蚀刻的情况下，实现了对纳米线的宽度和厚度的控制，并进一步实现了对纳米线截面形状的控制，满足了用户的需求。
-
公开(公告)号：CN112885724A
公开(公告)日：2021-06-01
申请号：CN202110055950.4
申请日：2021-01-15
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78 , H01L29/08 , H01L29/10 , H01L29/36
摘要： 本申请提供一种半导体器件及其制造方法，提供掺杂结构，掺杂结构中可以具有掺杂元素，对掺杂结构的表面进行氧化，形成氧化膜，这样氧化膜和掺杂结构的界面处的掺杂元素会发生再分布，使氧化膜下的掺杂结构内部形成分凝杂质层，分凝杂质层的掺杂浓度高于掺杂结构的其他位置的掺杂浓度，在去除氧化膜后，可得到表面掺杂浓度较高的掺杂结构，而无需额外的掺杂工艺，从而在分凝杂质层上形成导体结构后，得到了导体结构和掺杂结构之间的较低的接触电阻，提高器件性能。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.042 秒)
