-
公开(公告)号：CN106856208B
公开(公告)日：2019-09-27
申请号：CN201510897267.X
申请日：2015-12-08
发明人： 肖德元
IPC分类号： H01L29/78 , H01L21/336
摘要： 一种纳米线半导体器件及其形成方法，其中形成方法包括：形成基底；在PMOS区域的基底内形成第一开口；向PMOS区域的第一开口内填充锗硅材料形成第一外延线；刻蚀第一外延线底部以及两侧的基底使第一外延线位于第二开口侧壁并悬空于第二开口的底部；对第一外延线进行热氧化处理，并去除热氧化处理过程中在第一外延线表面所形成的氧化物，以形成第一纳米线；形成第一围栅结构。本发明通过直接向第一开口内填充锗硅材料以形成第一外延线，因此第一外延线中锗硅材料分布较均匀，有利于后续通过热氧化工艺提高第一纳米线中的锗含量，也有利于提高所形成半导体器件的沟道性能，改善半导体器件性能。
-
公开(公告)号：CN104779286B
公开(公告)日：2018-03-06
申请号：CN201410012365.6
申请日：2014-01-10
IPC分类号： H01L29/78 , H01L29/08 , H01L29/32 , H01L21/336
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种NMOSFET器件及其制备方法，通过在偏置侧墙制备工艺前，采用预非晶硅注入工艺在衬底中形成非晶硅区域，并继续轻掺杂工艺后，于应力记忆工艺中的热处理过程中，在非晶硅区域中形成层错，并通过在源/漏区上形成嵌入式U形应力结构，以进一步提高制备的NMOSFET器件的载流子迁移率，进而提高器件的性能。
-
公开(公告)号：CN103367452B
公开(公告)日：2015-11-25
申请号：CN201310277106.1
申请日：2009-09-11
CPC分类号： G11C13/0007 , G11C11/5685 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C16/0475 , G11C2013/0054 , G11C2013/0073 , G11C2213/76 , G11C2213/79 , H01L27/2436
摘要： 本发明提供了绿色晶体管、电阻随机存储器及其驱动方法，其中所提供的一种绿色晶体管包括：半导体衬底，形成于衬底内的第一源极、第二源极、漏极以及形成于衬底表面的栅极；所述漏极形成于栅极底部的衬底内；所述第一源极与第二源极形成于栅极两侧的衬底内，且关于漏极对称；在所述栅极的底部、第一源极内靠近漏极一侧形成有第一口袋注入区；在所述栅极的底部、第二源极内靠近漏极一侧形成有第二口袋注入区；所述第一口袋注入区以及第二口袋注入区的导电类型与漏极相同，且与第一源极以及第二源极相反。并将所述绿色晶体管应用于电阻随机存储器，作为存储单元的选通管，提供较大的读、写操作电流，具有较强的驱动能力，降低功耗。
-
公开(公告)号：CN102122645B
公开(公告)日：2014-03-12
申请号：CN201010022579.3
申请日：2010-01-08
CPC分类号： H01L21/845 , H01L27/1211 , H01L29/7855
摘要： 一种集成电路的制造方法，所述集成电路包括至少一个三栅FinFET和一个双栅FinFET，所述方法包括：提供位于绝缘体上的半导体层；在所述半导体层上进行离子注入，进行阈值电压调节；在所述半导体层上形成绝缘层，并选择性地刻蚀所述绝缘层以形成绝缘帽盖层；刻蚀所述半导体层形成第一鳍体和第二鳍体，所述绝缘帽盖层保留位于所述第一鳍体上；形成栅极氧化层；形成多晶硅层，并将所述多晶硅层平坦化；刻蚀所述多晶硅层形成栅极；对所述多晶硅层进行离子注入形成源极和漏极。本发明还提供一种由所述制造方法形成的集成电路结构，及所述集成电路结构的使用方法。
-
公开(公告)号：CN103367452A
公开(公告)日：2013-10-23
申请号：CN201310277106.1
申请日：2009-09-11
CPC分类号： G11C13/0007 , G11C11/5685 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C16/0475 , G11C2013/0054 , G11C2013/0073 , G11C2213/76 , G11C2213/79 , H01L27/2436
摘要： 本发明提供了绿色晶体管、电阻随机存储器及其驱动方法，其中所提供的一种绿色晶体管包括：半导体衬底，形成于衬底内的第一源极、第二源极、漏极以及形成于衬底表面的栅极；所述漏极形成于栅极底部的衬底内；所述第一源极与第二源极形成于栅极两侧的衬底内，且关于漏极对称；在所述栅极的底部、第一源极内靠近漏极一侧形成有第一口袋注入区；在所述栅极的底部、第二源极内靠近漏极一侧形成有第二口袋注入区；所述第一口袋注入区以及第二口袋注入区的导电类型与漏极相同，且与第一源极以及第二源极相反。并将所述绿色晶体管应用于电阻随机存储器，作为存储单元的选通管，提供较大的读、写操作电流，具有较强的驱动能力，降低功耗。
-
公开(公告)号：CN106356303A
公开(公告)日：2017-01-25
申请号：CN201510443534.6
申请日：2015-07-24
IPC分类号： H01L21/336 , H01L29/78 , H01L21/324
摘要： 本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上交替形成多个硅层和锗层；执行固相外延再生长退火工艺以使所述硅层和锗层转变为硅锗层；形成被隔离结构分隔的多个硅锗鳍片。本发明提出的半导体器件的制作方法，硅锗层中的锗浓度可根据需要通过控制硅层和锗层的厚度来实现，即，可以容易获得各种锗浓度的硅锗层，非常好控制硅锗鳍中的锗掺杂浓度。
-
公开(公告)号：CN101752291B
公开(公告)日：2013-10-09
申请号：CN200810207518.7
申请日：2008-12-22
发明人： 肖德元
IPC分类号： H01L21/762
摘要： 本发明涉及一种浅沟槽隔离结构的制造方法，包括步骤：在半导体衬底上形成浅沟槽；在半导体衬底上沉积电介质材料，所述电介质材料填充所述浅沟槽；利用含氟的等离子体刻蚀所述半导体衬底上的电介质材料；利用含氮的等离子体处理所述半导体衬底上的电介质材料。与现有技术相比，本发明采用含氮的等离子体与电介质材料表面残留的氟反应来去除氟残留，从而实现既去除氟离子，又不会引入氢离子，避免引入氢离子所带来的问题。
-
公开(公告)号：CN101964359B
公开(公告)日：2013-06-19
申请号：CN200910055408.8
申请日：2009-07-24
IPC分类号： H01L29/73 , H01L29/423 , H01L29/36 , H01L21/331 , H01L27/12 , G05F3/30
摘要： 一种双极晶体管、双极晶体管的形成方法以及包含双极晶体管的虚拟接地电路，和二倍带隙基准电路，其中，所述双极晶体管包括：绝缘体上硅，基区、发射区和集电区，基区栅介质层，位于顶层硅上对应于基区位置；多晶硅层，位于基区栅介质层上；发射极，通过第一接触孔与发射区电学连接；集电极，通过第二接触孔与集电区电学连接；基区控制电极，通过第三接触孔与多晶硅层电学连接，所述多晶硅层的导电类型与基区相同，与发射区和集电区相反。形成这种双极晶体管的工艺与传统的标准CMOS工艺完全兼容；而且双极晶体管的发射区/集电区结电容较小，通过在基区控制电极上施加电压形成基区电流，无需额外基区接触孔工艺，具有较小的输入电容。
-
公开(公告)号：CN102005242B
公开(公告)日：2013-05-29
申请号：CN200910194782.6
申请日：2009-08-28
CPC分类号： G11C13/0007 , G11C13/003 , G11C2013/0071 , G11C2013/0078 , G11C2013/0083 , G11C2213/78 , G11C2213/79
摘要： 本发明提供了电阻随机存储器及其驱动方法，其中所述的一种电阻随机存储器包括由存储单元所组成的存储阵列，所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。本发明利用场效应晶体管中的GIDL漏电流作为读、写操作电流；一方面，GIDL漏电流较现有的电阻随机存储器的晶体管开启时的导通电流较大，能够减小存储器上选通管的功耗，而增强存储电阻上的功耗以获得良好的加热或者相变效果，另一方面，还能够避开GIDL漏电流的负面影响。
-
公开(公告)号：CN102044544B
公开(公告)日：2012-12-05
申请号：CN200910197085.6
申请日：2009-10-13
发明人： 肖德元
IPC分类号： H01L27/115 , H01L29/423 , H01L29/43 , H01L21/8247 , H01L21/28
CPC分类号： H01L29/42324 , H01L29/40114 , H01L29/42332 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/7881
摘要： 本发明提供一种具有浮动栅的非易失性存储器及其形成方法，其中存储器包括复数个存储单元，其中，每一个存储单元包括：一衬底，在该衬底上的一源区、一漏区和位于衬底两侧的两隔离区；一遂穿电介质层，形成于衬底表面；复数个浮动栅，形成于遂穿电介质层上；一栅间介质层，形成于浮动栅的表面；一控制栅，形成于栅间介质层上；两侧墙，形成于控制栅的两侧；其中复数个浮动栅为复数个纳米晶硅丘浮动栅，其具有顶部和比顶部更宽的底部。通过以上技术方案，存储单元上具有高k遂穿电介质层；提供更低的电子势垒高度和更大的物理厚度；纳米晶硅丘浮动栅允许更薄的遂穿电介质层和更低的擦除电压；从而存储器可以在编程效率和数据保持性方面得到改善。
-
-
-
-
-
-
-
-
-
搜索结果
254 条记录 (耗时 0.086 秒)
