-
公开(公告)号：CN103840001A
公开(公告)日：2014-06-04
申请号：CN201310051885.3
申请日：2013-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336
CPC classification number: H01L29/66681 , H01L29/0619 , H01L29/41758 , H01L29/7823 , H01L29/7833 , H01L29/0684 , H01L29/0847 , H01L29/6659
Abstract: 一种集成电路包括：具有第一掺杂类型的高压阱，嵌入高压阱中的第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区具有第二掺杂类型并且通过高压阱中的沟道间隔开；在第一掺杂区和第二掺杂区中形成的源极/漏极区，每个源极/漏极区都具有第二掺杂类型并且比第一掺杂区和第二掺杂区更重度地掺杂；与每个源极/漏极区都间隔开的第一隔离区；和围绕每个源极/漏极区形成环的电阻保护氧化物。本发明公开了具有额外漏极OD增加的高压漏极延伸MOSFET。
-
公开(公告)号：CN113314610A
公开(公告)日：2021-08-27
申请号：CN202110034706.X
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/336
Abstract: 提供具有凹进栅极结构的晶体管器件。在一些实施例中，晶体管器件包括半导体衬底，该半导体衬底包括被隔离结构包围的器件区域和设置在该器件区域中并且在第一方向上彼此横向间隔开的成对的源极/漏极区域。栅极结构位于器件区域和隔离结构上面并且布置在成对的源极/漏极区域之间。栅极结构包括设置在器件区域的在垂直于第一方向的第二方向上的相对侧上的成对的凹槽区域。沟道区域设置在栅极结构下方的器件区域中。该沟道区域具有在第二方向上从凹槽区域中的一个延伸到凹槽区域中的另一个的沟道宽度。本申请的实施例还涉及用于制造晶体管器件的方法。
-
公开(公告)号：CN107046033B
公开(公告)日：2022-05-31
申请号：CN201611216672.1
申请日：2016-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开了半导体结构。半导体结构包括：第一导电性的衬底；在衬底中形成的第一导电性的第一区；在第一区中形成的第一导电性的第二区，其中第二区具有比第一区更高的掺杂密度；在第二区中形成第二导电性的源极区；在衬底中形成的第二导电性的漏极区；在第二区中形成并且与源极区相邻的第一导电性的拾取区；以及在第二区的顶面上形成的抗蚀剂保护氧化物(RPO)层。本发明也公开了相关的制造方法。
-
公开(公告)号：CN107046033A
公开(公告)日：2017-08-15
申请号：CN201611216672.1
申请日：2016-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/7836 , H01L23/5226 , H01L29/0615 , H01L29/1045 , H01L29/665 , H01L29/66659 , H01L29/7835 , H01L27/0928 , H01L21/8238 , H01L27/0921
Abstract: 本发明公开了半导体结构。半导体结构包括：第一导电性的衬底；在衬底中形成的第一导电性的第一区；在第一区中形成的第一导电性的第二区，其中第二区具有比第一区更高的掺杂密度；在第二区中形成第二导电性的源极区；在衬底中形成的第二导电性的漏极区；在第二区中形成并且与源极区相邻的第一导电性的拾取区；以及在第二区的顶面上形成的抗蚀剂保护氧化物(RPO)层。本发明也公开了相关的制造方法。
-
公开(公告)号：CN103579005A
公开(公告)日：2014-02-12
申请号：CN201210430036.4
申请日：2012-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
CPC classification number: H01L29/66492 , H01L21/761 , H01L29/1083 , H01L29/66575 , H01L29/7833
Abstract: 采用高电压反注入的功率晶体管。本文提出场效应晶体管器件(可选的是横向功率晶体管)及其形成方法，所述方法包括：提供衬底；形成掺杂的隐埋层；在位于隐埋层上的衬底中形成主阱。可以在主阱中形成漂移漏极，在主阱中以及在漂移漏极和隐埋层之间对反注入区域进行注入。主阱可以包括第一注入区域和第二注入区域，其中第二注入区域的深度小于第一注入区域的深度。可以在第一注入区域和第二注入区域之间的深度处进行反注入。主阱和反注入区域可以包括具有相同导电类型的掺杂物，或都包括p+型掺杂物。可以在漂移漏极的一部分的上方形成栅极。
-
Patent Agency Ranking
公开(公告)号：CN113314610B
公开(公告)日：2024-04-30
申请号：CN202110034706.X
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/336
Abstract: 提供具有凹进栅极结构的晶体管器件。在一些实施例中，晶体管器件包括半导体衬底，该半导体衬底包括被隔离结构包围的器件区域和设置在该器件区域中并且在第一方向上彼此横向间隔开的成对的源极/漏极区域。栅极结构位于器件区域和隔离结构上面并且布置在成对的源极/漏极区域之间。栅极结构包括设置在器件区域的在垂直于第一方向的第二方向上的相对侧上的成对的凹槽区域。沟道区域设置在栅极结构下方的器件区域中。该沟道区域具有在第二方向上从凹槽区域中的一个延伸到凹槽区域中的另一个的沟道宽度。本申请的实施例还涉及用于制造晶体管器件的方法。
-
公开(公告)号：CN103579005B
公开(公告)日：2017-03-01
申请号：CN201210430036.4
申请日：2012-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
CPC classification number: H01L29/66492 , H01L21/761 , H01L29/1083 , H01L29/66575 , H01L29/7833
Abstract: 采用高电压反注入的功率晶体管。本文提出场效应晶体管器件(可选的是横向功率晶体管)及其形成方法，所述方法包括：提供衬底；形成掺杂的隐埋层；在位于隐埋层上的衬底中形成主阱。可以在主阱中形成漂移漏极，在主阱中以及在漂移漏极和隐埋层之间对反注入区域进行注入。主阱可以包括第一注入区域和第二注入区域，其中第二注入区域的深度小于第一注入区域的深度。可以在第一注入区域和第二注入区域之间的深度处进行反注入。主阱和反注入区域可以包括具有相同导电类型的掺杂物，或都包括p+型掺杂物。可以在漂移漏极的一部分的上方形成栅极。
-
公开(公告)号：CN101752365A
公开(公告)日：2010-06-23
申请号：CN200910138200.2
申请日：2009-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L29/78 , H01L29/06 , H01L29/49 , H01L21/822 , H01L21/336
CPC classification number: H01L29/7833 , H01L29/4236 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66621 , H01L29/66659 , H01L29/7835
Abstract: 一种集成电路结构，包括：一高压阱区(high-voltage well，HVW)于一半导体基底中；一第一双重扩散(double diffusion，DD)区于该高压阱区中；以及一第二双重扩散区于该高压阱区中。该第一双重扩散区与该第二双重扩散区通过该高压阱区的一中间部分互相分离。一凹口自该半导体基底的顶部表面延伸进入该高压阱区的该中间部分与该第二双重扩散区。一栅极介电层延伸进入该凹口且覆盖该凹口的底部。一栅极于该栅极介电层上。一第一源/漏极区于该第一双重扩散区中。一第二源/漏极区于该第二双重扩散区中。本发明可减少高压金属氧化物半导体元件所占据的芯片面积与减少漏电流；且不需额外的掩模与工艺步骤。
-
公开(公告)号：CN103840001B
公开(公告)日：2016-09-14
申请号：CN201310051885.3
申请日：2013-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336
CPC classification number: H01L29/66681 , H01L29/0619 , H01L29/41758 , H01L29/7823 , H01L29/7833
Abstract: 一种集成电路包括：具有第一掺杂类型的高压阱，嵌入高压阱中的第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区具有第二掺杂类型并且通过高压阱中的沟道间隔开；在第一掺杂区和第二掺杂区中形成的源极/漏极区，每个源极/漏极区都具有第二掺杂类型并且比第一掺杂区和第二掺杂区更重度地掺杂；与每个源极/漏极区都间隔开的第一隔离区；和围绕每个源极/漏极区形成环的电阻保护氧化物。本发明公开了具有额外漏极OD增加的高压漏极延伸MOSFET。
-
公开(公告)号：CN101752365B
公开(公告)日：2012-04-25
申请号：CN200910138200.2
申请日：2009-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L29/78 , H01L29/06 , H01L29/49 , H01L21/822 , H01L21/336
CPC classification number: H01L29/7833 , H01L29/4236 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66621 , H01L29/66659 , H01L29/7835
Abstract: 一种集成电路结构，包括：一高压阱区(high-voltage well，HVW)于一半导体基底中；一第一双重扩散(double diffusion，DD)区于该高压阱区中；以及一第二双重扩散区于该高压阱区中。该第一双重扩散区与该第二双重扩散区通过该高压阱区的一中间部分互相分离。一凹口自该半导体基底的顶部表面延伸进入该高压阱区的该中间部分与该第二双重扩散区。一栅极介电层延伸进入该凹口且覆盖该凹口的底部。一栅极于该栅极介电层上。一第一源/漏极区于该第一双重扩散区中。一第二源/漏极区于该第二双重扩散区中。本发明可减少高压金属氧化物半导体元件所占据的芯片面积与减少漏电流；且不需额外的掩模与工艺步骤。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.025 seconds)
