公开(公告)号：CN101814524B

公开(公告)日：2012-06-06

申请号：CN200910136498.3

申请日：2009-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱振梁 ,  廖浚廷 ,  陈斐筠 ,  黄宗义

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/36

CPC classification number: H01L29/0847 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明是有关于一种具有交替掺杂源/漏形态的半导体元件。在本发明的一具体实施例中，此元件包含一基板和一形成于基板上的晶体管。晶体管包含一栅结构、一源区和一漏区。漏区包含一交替掺杂形态区域。交替掺杂形态区域包含高低掺杂浓度的交替区域。在本发明的一实施例中，晶体管为一高电压晶体管。

公开(公告)号：CN101685833A

公开(公告)日：2010-03-31

申请号：CN200910140146.5

申请日：2009-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄柏晟 ,  黄宗义 ,  陈富信 ,  黄麒铨 ,  巫宗晔

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/0847 ,  H01L21/266 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

Abstract: 一种半导体结构，包括：一半导体基底，其为一第一导电形式；一前高压阱(pre-high-voltage well，pre-HVW)区于该半导体基底中，其中该前高压阱区为与该第一导电形式相反的一第二导电形式；一高压阱(high-voltage well，HVW)区于该前高压阱区上，其中该高压阱区为该第二导电形式；一场环(field ring)，其为该第一导电形式，占据该高压阱区的一顶部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道(tunnel)；一绝缘区于该场环与该高压阱区的一部分上；一漏极区于该高压阱区中且邻接该绝缘区；一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上。通过使用本发明的实施例，减低了高压金属氧化物半导体场效应晶体管(MOSFET)的导通电阻与增高了元件的击穿电压。

公开(公告)号：CN101626031A

公开(公告)日：2010-01-13

申请号：CN200910134320.5

申请日：2009-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏如意 ,  蒋柏煜 ,  黄宗义 ,  蔡俊琳 ,  周建志 ,  龚正

IPC: H01L29/78 ,  H01L29/38

CPC classification number: H01L29/4983 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构，该结构包括一第一阱区，位于一半导体基板上，其具有一第一导电类型；一第二阱区，位于半导体基板上，且横向邻接于第一阱区，第二阱区具有相反于第一导电类型的一第二导电类型；一栅极介电质，从第一阱区上方延伸至第二阱区上方；一漏极区域，位于第二井区中；一源极区域，位于闸极介电质的一侧，并位于汲极区域与闸极介电质邻接侧的相反侧；一栅极，位于栅极介电质上，其中栅极包括直接位于第二阱区上方的一第一部分区域和直接位于第一阱区上方的一第二部分区域，其中第一部分区域具有一第一掺质浓度，其小于第二部分区域具有的一第二掺质浓度。本发明能够降低源极对漏极的导通电阻，以及降低HVMOS元件的漏电流。

公开(公告)号：CN1722436A

公开(公告)日：2006-01-18

申请号：CN200510086137.4

申请日：2005-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张启宣 ,  刘俊秀 ,  黄宗义 ,  陈忠义 ,  宋自强 ,  黄志博

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/76232 ,  H01L21/82385 ,  H01L21/823857 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7391 ,  H01L29/7816

Abstract: 本发明是提供一种半导体装置，具体为一种内含高电压MOS的半导体装置以及其制造方法。该半导体装置是包括一基板，该基板上具有彼此分离的低电压装置区域与高电压装置区域。该半导体装置亦包括数个内含绝缘体的隔离区域，并且该等隔离区域当中至少一个是形成于该高电压区域内的其中一个阱内。该高电压区域内由主动区至隔离区域的过渡角是大于一预定角，在某些实施例中，是与垂直线的夹角大于40度。该等隔离区域可利用浅沟槽绝缘技术形成；该等隔离区域亦可利用硅局部氧化技术所形成的场氧化物来制造。

公开(公告)号：CN101728392B

公开(公告)日：2012-12-05

申请号：CN200910131496.5

申请日：2009-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏如意 ,  蒋柏煜 ,  龚正 ,  黄宗义 ,  蔡俊琳 ,  周建志

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7835

Abstract: 一种半导体器件包括半导体衬底，形成在所述衬底中的源区和漏区，形成在所述衬底上且设置在所述源区和漏区之间的栅结构，和形成在所述衬底中且在所述栅结构和所述漏区之间的第一隔离结构，所述第一隔离结构包括在接近于所述漏区的边界处的突起。每个突起包括在沿所述漏区边界的第一方向测量的宽度，和沿与所述第一方向垂直的第二方向测量的长度，相邻的突起之间相互间隔一定距离。

公开(公告)号：CN101252147A

公开(公告)日：2008-08-27

申请号：CN200710162197.9

申请日：2007-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蒋柏煜 ,  黄宗义 ,  陈富信 ,  李定邦 ,  巫宗晔

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7835 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/66659

Abstract: 本发明提供一种高压元件，包括：半导体基板；第一阱区，位于上述半导体基板中，上述第一阱区具有第一导电类型；第二阱区，位于上述半导体基板中，且相邻于上述第一阱区，上述第二阱区具有相反于上述第一导电类型的第二导电类型；场效应环状物，形成于一部分上述第一阱区上，其中上述场效应环状物的顶面包括至少一个曲面凹陷，上述场效应环状物具有上述第二导电类型；场效应电介质区，形成于一部分上述场效应环状物上，且延伸至上述第一阱区；栅极结构，形成于一部分上述场效应电介质区上，且延伸至一部分上述第二阱区。本发明能够增加元件击穿电压，同时维持导通电阻。

公开(公告)号：CN101165921A

公开(公告)日：2008-04-23

申请号：CN200710180148.8

申请日：2007-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周学良 ,  吴成堡 ,  朱翁驹 ,  黄宗义 ,  范富杰

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/66477 ,  H01L21/28 ,  H01L29/1045 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611

Abstract: 本发明提供一种半导体结构，包括：衬底；第一阱区，位于上述衬底上，具有第一导电类型；第二阱区，位于上述衬底上，具有与上述第一导电类型相反的第二导电类型；缓冲区，介于上述第一阱区与上述第二阱区之间，且邻接于上述第一阱区和上述第二阱区；隔离区，位于一部分上述第一阱区中，从上述第一阱区的顶面延伸至上述第一阱区中；栅极介电质，从上述第一阱区的上方延伸至上述第二阱区的上方，其中一部分上述栅极介电质位于上述隔离区的上方；栅极，位于上述栅极介电质上。本发明用内部净杂质浓度低的缓冲区来隔开n型阱区和p型阱区，由此改善了HVMOS元件的性能；并降低衬底电流从而增加了HVMOS元件的寿命。

公开(公告)号：CN101162697A

公开(公告)日：2008-04-16

申请号：CN200710103312.5

申请日：2007-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宗义 ,  蒋柏煜 ,  柳瑞兴 ,  许顺良

IPC: H01L21/336

CPC classification number: H01L29/0847 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种半导体元件的制造方法。本发明的一个实施例包括基底，基底中的部分顶部区域中具有埋藏层以延伸至漂移区。结构层形成于埋藏层和基底上方，并且高压N阱区和高压P阱区彼此连接。场介电结构位于部分的高压N阱和P阱上方，且栅极介电结构和栅极导电结构形成于高压N阱和高压P阱间的沟道区上方。晶体管的源极和漏极位于高压N阱和高压P阱中，另外，P型场环形成于场介电下的N阱区中。在本发明另一实施例中，具有位于高压N阱中的分隔区的横向能量超级接面金属氧化物半导体元件包括延伸漂移区。本发明的半导体元件具有高击穿电压且有低导通电阻。

公开(公告)号：CN101626031B

公开(公告)日：2011-04-20

申请号：CN200910134320.5

申请日：2009-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏如意 ,  蒋柏煜 ,  黄宗义 ,  蔡俊琳 ,  周建志 ,  龚正

IPC: H01L29/78 ,  H01L29/38

CPC classification number: H01L29/4983 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构，该结构包括一第一阱区，位于一半导体基板上，其具有一第一导电类型；一第二阱区，位于半导体基板上，且横向邻接于第一阱区，第二阱区具有相反于第一导电类型的一第二导电类型；一栅极介电质，从第一阱区上方延伸至第二阱区上方；一漏极区域，位于第二井区中；一源极区域，位于闸极介电质的一侧，并位于汲极区域与闸极介电质邻接侧的相反侧；一栅极，位于栅极介电质上，其中栅极包括直接位于第二阱区上方的一第一部分区域和直接位于第一阱区上方的一第二部分区域，其中第一部分区域具有一第一掺质浓度，其小于第二部分区域具有的一第二掺质浓度。本发明能够降低源极对漏极的导通电阻，以及降低HVMOS元件的漏电流。

公开(公告)号：CN101562195B

公开(公告)日：2010-12-08

申请号：CN200810212304.9

申请日：2008-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  蒋柏煜 ,  蔡俊琳 ,  黄宗义

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/063 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/7836

Abstract: 本发明是有关于一种半导体结构，其包括：一半导体基材；一第一高电压掺杂井区，位于该半导体基材上，具有一第一电性；一第二高电压掺杂井区，位于该半导体基材上，具有与该第一电性相反的一第二电性，并横向地邻接该第一高电压掺杂井区；一栅介电层，从该第一高电压掺杂井区上方延伸至该第二高电压掺杂井区上方；一栅极，位于该栅介电层上方；一漏极区，位于该第二高电压掺杂井区之中；一源极区，位于该栅介电层的一侧，与该漏极区反向相对；及一深掺杂p型井区，位于该第二高电压掺杂井区下方，具有该第一电性，其中该深掺杂p型井区实质上并未直接地形成在该漏极区的正下方。本发明可降低源极-漏极之间的开启状态电阻值，增进开启状态的驱动电流。