-
公开(公告)号：CN110888032B
公开(公告)日：2024-11-01
申请号：CN201910751987.3
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及晶片级测试方法和系统。本公开提供用于测试半导体装置的方法和系统。所述方法包含以下操作。提供上面形成有IC的晶片。通过使所述IC的电压在第一周期期间升高到第一电压电平来为所述IC供能。将应力信号施加到所述IC。在第一周期之后的第二周期期间，所述应力信号包含多个序列。所述序列中的每一者具有斜升阶段和斜降阶段。所述应力信号致使所述IC的所述电压在第二电压电平与第三电压电平之间变动。在施加所述应力信号之后，确定所述IC是否符合测试准则。
-
公开(公告)号：CN110888032A
公开(公告)日：2020-03-17
申请号：CN201910751987.3
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及晶片级测试方法和系统。本公开提供用于测试半导体装置的方法和系统。所述方法包含以下操作。提供上面形成有IC的晶片。通过使所述IC的电压在第一周期期间升高到第一电压电平来为所述IC供能。将应力信号施加到所述IC。在第一周期之后的第二周期期间，所述应力信号包含多个序列。所述序列中的每一者具有斜升阶段和斜降阶段。所述应力信号致使所述IC的所述电压在第二电压电平与第三电压电平之间变动。在施加所述应力信号之后，确定所述IC是否符合测试准则。
-
Patent Agency Ranking
公开(公告)号：CN114373691A
公开(公告)日：2022-04-19
申请号：CN202110710654.3
申请日：2021-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明实施例涉及晶片级测试方法及装置。本发明实施例提供一种用于测试半导体装置的方法及系统。所述方法包含：提供具有输入端子及输出端子的受测试装置DUT；在第一周期期间将具有第一电压电平的电压施加到所述DUT的所述输入端子；在所述第一周期之后的第二周期期间将应力信号施加到所述DUT的所述输入端子；响应于所述DUT的所述输出端子处的所述应力信号获得输出信号；及将所述输出信号与所述应力信号进行比较。所述应力信号包含多个序列，每一序列具有斜升阶段及斜降阶段。所述应力信号具有第二电压电平及第三电压电平。
-
公开(公告)号：CN100562993C
公开(公告)日：2009-11-25
申请号：CN200710148797.X
申请日：2007-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L25/00 , H01L25/065 , H01L23/488
CPC classification number: H01L22/34 , H01L23/481 , H01L25/0657 , H01L2224/05001 , H01L2224/05009 , H01L2224/0557 , H01L2224/05571 , H01L2224/16145 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06596 , H01L2924/00014 , H01L2224/05599
Abstract: 本发明提供一种包括测试结构的半导体晶粒。半导体晶粒包括一回路结构形成在该半导体晶粒的第一表面上。该回路结构包括第一接合垫，在该第一表面上；第二接合垫，在该第一表面上，其中该第一及第二接合垫与该半导体晶粒中的集成电路为电性分离。导电结构与该第一与第二接合垫为电性短路。额外的晶粒包括内连线结构，连结于该半导体晶粒上。该内连线结构包括第三与第四接合垫，分别连接至该第一与第二接合垫。穿透晶圆通孔在额外的晶粒中，且更连接至该第三与第四接合垫。本发明另提供包括上述结构的一种半导体封装结构。本发明的优点包括减少堆叠晶粒的探测工艺的复杂度与增加检测方向与错误排列的大小的能力。
-
公开(公告)号：CN100498344C
公开(公告)日：2009-06-10
申请号：CN200710108186.2
申请日：2007-05-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R1/07371
Abstract: 本发明提供一种用于测试不同的半导体装置的通用系统，其提供具有一探针图形的探针头，可用于测试形成于不同的半导体装置上的不同的测试图形；所述测试图形的多个凸块或连接引脚分别与该探针头中与其对应的探针接触，从而能够测试上述半导体装置。上述用于测试不同的半导体装置的通用系统可在上述探针头上包含一附加或替代的基底设计，其在上述探针头的基底上提供一图形，从而可用于与形成于多个不同的印刷电路板上的不同图形结合，以供测试不同的半导体装置。因此，在转换待测半导体装置的种类时，无须耗费大量人力与时间来更换硬件与确认测试过程的设定，可以在一预订时段内测试更多的半导体装置，并节省可观的成本支出。
-
公开(公告)号：CN101271873A
公开(公告)日：2008-09-24
申请号：CN200710148797.X
申请日：2007-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L25/00 , H01L25/065 , H01L23/488
CPC classification number: H01L22/34 , H01L23/481 , H01L25/0657 , H01L2224/05001 , H01L2224/05009 , H01L2224/0557 , H01L2224/05571 , H01L2224/16145 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06596 , H01L2924/00014 , H01L2224/05599
Abstract: 本发明提供一种包括测试结构的半导体晶粒。半导体晶粒包括一回路结构形成在该半导体晶粒的第一表面上。该回路结构包括第一接合垫，在该第一表面上；第二接合垫，在该第一表面上，其中该第一及第二接合垫与该半导体晶粒中的集成电路为电性分离。导电结构与该第一与第二接合垫为电性短路。额外的晶粒包括内连线结构，连结于该半导体晶粒上。该内连线结构包括第三与第四接合垫，分别连接至该第一与第二接合垫。穿透晶圆通孔在额外的晶粒中，且更连接至该第三与第四接合垫。本发明另提供包括上述结构的一种半导体封装结构。本发明的优点包括减少堆叠晶粒的探测工艺的复杂度与增加检测方向与错误排列的大小的能力。
-
公开(公告)号：CN101173960A
公开(公告)日：2008-05-07
申请号：CN200710108186.2
申请日：2007-05-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R1/07371
Abstract: 本发明提供一种用于测试不同的半导体装置的通用系统，其提供具有一探针图形的探针头，可用于测试形成于不同的半导体装置上的不同的测试图形；所述测试图形的多个凸块或连接引脚分别与该探针头中与其对应的探针接触，从而能够测试上述半导体装置。上述用于测试不同的半导体装置的通用系统可在上述探针头上包含一附加或替代的基底设计，其在上述探针头的基底上提供一图形，从而可用于与形成于多个不同的印刷电路板上的不同图形结合，以供测试不同的半导体装置。因此，在转换待测半导体装置的种类时，无须耗费大量人力与时间来更换硬件与确认测试过程的设定，可以在一预订时段内测试更多的半导体装置，并节省可观的成本支出。
-
-
-
-
-
-
Search Results
7
records
(took 0.027 seconds)
