公开(公告)号：CN106531808B

公开(公告)日：2021-07-09

申请号：CN201610806123.3

申请日：2016-09-06

申请人： 安世有限公司

发明人： 史蒂文·托马斯·皮克 ,  菲利浦·拉特 ,  克里斯·罗杰斯

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/06

摘要： 本发明提供一种半导体装置和一种制造半导体装置的方法。该装置包括：半导体衬底，该半导体衬底具有第一导电类型；掺杂的硅层，该掺杂的硅层位于该衬底上；沟槽，该沟槽延伸到该硅层中；以及栅极电极和栅极电介质，该栅极电极和栅极电介质位于该沟槽中。该装置还包括：漏极区；具有第二导电类型的体区，该体区位于与该沟槽相邻处且在该漏极区上方；以及具有该第一导电类型的源极区，该源极区位于与该沟槽相邻处且在该体区上方。在位于该体区下方的区域中的该掺杂的硅层包括施主离子和受主离子，该施主离子和受主离子通过补偿在所述区域内形成净掺杂浓度。随深度而变的该掺杂的硅层的该净掺杂浓度在位于该体区正下方的区域中具有最小值。

公开(公告)号：CN107564903A

公开(公告)日：2018-01-09

申请号：CN201710522574.9

申请日：2017-06-30

申请人： 安世有限公司

发明人： 菲利浦·拉特 ,  简·雄斯基 ,  巴里·怀恩 ,  赖艳 ,  史蒂文·托马斯·皮克

IPC分类号： H01L27/02

CPC分类号： H01L27/0255 ,  H01L21/76877 ,  H01L27/0288 ,  H01L27/0629 ,  H01L27/0727 ,  H01L27/0733 ,  H01L29/0626 ,  H01L29/063 ,  H01L29/7813

摘要： 本公开的方面涉及可利用增强电容和减轻的雪崩击穿进行操作的电路。如可以根据一个或多个实施例所实现的那样，设备和/或方法涉及共源共栅电路的各个晶体管，其中一个晶体管通过向另一个晶体管的栅极施加电压来控制所述另一个晶体管处于关断状态。多个掺杂区域被沟槽分开，其中，导电沟槽配置和布置有掺杂区域，从而在第二晶体管的源极和漏极之间提供电容，并且限制第二晶体管的源极和漏极之一处的电压，由此减轻第二晶体管的雪崩击穿。

公开(公告)号：CN107819035A

公开(公告)日：2018-03-20

申请号：CN201710830399.X

申请日：2017-09-13

申请人： 安世有限公司

发明人： 史蒂文·托马斯·皮克

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/063 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/407 ,  H01L29/408 ,  H01L29/42368 ,  H01L29/66734 ,  H01L29/7813

摘要： 一种改善的功率MOS。公开了一种制造器件的工艺。该工艺包括：在衬底上形成第一导电类型的外延层；在外延层中形成第二导电类型的第一垂直部分；通过靠近第一垂直部分垂直刻蚀来创建第一垂直沟槽；用第一类型氧化物填充第一垂直沟槽；在第一垂直沟槽中形成第二垂直沟槽。第二垂直沟槽由第一垂直沟槽中的第一类型氧化物来限定。该工艺还包括：在第二垂直沟槽的内壁上形成第二类型氧化物；用多晶硅填充第二垂直沟槽。在外延层的垂直靠近第一垂直沟槽的第二垂直部分中，通过注入第一导电类型的离子来创建本体区，并且通过在本体区的顶层中注入离子来创建源极区。

公开(公告)号：CN107564903B

公开(公告)日：2023-05-26

申请号：CN201710522574.9

申请日：2017-06-30

申请人： 安世有限公司

发明人： 菲利浦·拉特 ,  简·雄斯基 ,  巴里·怀恩 ,  赖艳 ,  史蒂文·托马斯·皮克

IPC分类号： H01L27/02

摘要： 本公开的方面涉及可利用增强电容和减轻的雪崩击穿进行操作的电路。如可以根据一个或多个实施例所实现的那样，设备和/或方法涉及共源共栅电路的各个晶体管，其中一个晶体管通过向另一个晶体管的栅极施加电压来控制所述另一个晶体管处于关断状态。多个掺杂区域被沟槽分开，其中，导电沟槽配置和布置有掺杂区域，从而在第二晶体管的源极和漏极之间提供电容，并且限制第二晶体管的源极和漏极之一处的电压，由此减轻第二晶体管的雪崩击穿。

公开(公告)号：CN107452789B

公开(公告)日：2022-07-01

申请号：CN201710303374.4

申请日：2017-05-03

申请人： 安世有限公司

发明人： 史蒂文·托马斯·皮克

IPC分类号： H01L29/739 ,  H01L21/336 ,  H01L29/423

摘要： 本发明披露了一种器件以及制造器件的方法。该器件包括：半导体基板；多个源极线，其形成在半导体基板的表面上。多个源极线沿X方向和Y方向这两个方向布置。该器件还包括：多个栅极线，其布置在多个源极线中的在X方向上的源极线上方；源极接点线，其与多个源极线中的在Y方向上终止的源极线连接；栅极接点线，其与多个栅极线连接；以及漏极接点。

公开(公告)号：CN107895741A

公开(公告)日：2018-04-10

申请号：CN201710934238.5

申请日：2017-09-29

申请人： 安世有限公司

发明人： 史蒂文·托马斯·皮克

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7827 ,  H01L21/2253 ,  H01L21/2652 ,  H01L29/063 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/0684 ,  H01L29/66666

摘要： 公开了一种器件。该器件包括具有第一导电类型的外延层的衬底、第一深度的深沟槽、第二深度的第二导电类型的柱区以及直接位于深沟槽的底表面下方的第三导电类型的阻挡层。第二深度大于第一深度。

公开(公告)号：CN116646390A

公开(公告)日：2023-08-25

申请号：CN202310725502.X

申请日：2017-09-29

申请人： 安世有限公司

发明人： 史蒂文·托马斯·皮克

IPC分类号： H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 公开了一种器件。该器件包括具有第一导电类型的外延层的衬底、第一深度的深沟槽、第二深度的第二导电类型的柱区以及直接位于深沟槽的底表面下方的第三导电类型的阻挡层。第二深度大于第一深度。

公开(公告)号：CN107819035B

公开(公告)日：2022-05-17

申请号：CN201710830399.X

申请日：2017-09-13

申请人： 安世有限公司

发明人： 史蒂文·托马斯·皮克

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 一种改善的功率MOS。公开了一种制造器件的工艺。该工艺包括：在衬底上形成第一导电类型的外延层；在外延层中形成第二导电类型的第一垂直部分；通过靠近第一垂直部分垂直刻蚀来创建第一垂直沟槽；用第一类型氧化物填充第一垂直沟槽；在第一垂直沟槽中形成第二垂直沟槽。第二垂直沟槽由第一垂直沟槽中的第一类型氧化物来限定。该工艺还包括：在第二垂直沟槽的内壁上形成第二类型氧化物；用多晶硅填充第二垂直沟槽。在外延层的垂直靠近第一垂直沟槽的第二垂直部分中，通过注入第一导电类型的离子来创建本体区，并且通过在本体区的顶层中注入离子来创建源极区。

公开(公告)号：CN107452789A

公开(公告)日：2017-12-08

申请号：CN201710303374.4

申请日：2017-05-03

申请人： 安世有限公司

发明人： 史蒂文·托马斯·皮克

IPC分类号： H01L29/739 ,  H01L21/336 ,  H01L29/423

CPC分类号： H01L29/7813 ,  H01L27/11582 ,  H01L28/00 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7391 ,  H01L29/4236 ,  H01L29/66356

摘要： 本发明披露了一种器件以及制造器件的方法。该器件包括：半导体基板；多个源极线，其形成在半导体基板的表面上。多个源极线沿X方向和Y方向这两个方向布置。该器件还包括：多个栅极线，其布置在多个源极线中的在X方向上的源极线上方；源极接点线，其与多个源极线中的在Y方向上终止的源极线连接；栅极接点线，其与多个栅极线连接；以及漏极接点。