公开(公告)号：CN104347623B

公开(公告)日：2017-12-12

申请号：CN201310351209.8

申请日：2013-08-14

申请人： 天钰科技股份有限公司

发明人： 郑志男

IPC分类号： H01L27/04 ,  H01L21/82

CPC分类号： H01L27/0266 ,  H01L21/26513 ,  H01L29/0626 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7818

摘要： 本发明一种静电防护组件及其制造方法。该静电防护组件至少包括：设置于P型基底上的二N型金属氧化物半导体(N‑Metal Oxide Semiconductor，NMOS)；每一NMOS包括栅极、源极与漏极，其中该源极与漏极形成于该栅极的两侧；该静电防护组件还包括注入漏极外侧的高浓度掺杂，且该高浓度掺杂与该P型基底形成PN结。

公开(公告)号：CN106952967A

公开(公告)日：2017-07-14

申请号：CN201611115520.2

申请日：2016-12-07

申请人： 精工爱普生株式会社

发明人： 桑泽和伸 ,  佐久间盛敬 ,  新田博明 ,  関泽充生 ,  远藤刚廣

IPC分类号： H01L29/92 ,  H01L29/94 ,  H01L27/06 ,  H01L29/06

CPC分类号： H01L21/761 ,  H01L21/2253 ,  H01L21/8224 ,  H01L21/8228 ,  H01L27/0676 ,  H01L27/0814 ,  H01L27/0821 ,  H01L27/0922 ,  H01L29/0626 ,  H01L29/0684 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/66106 ,  H01L29/66181 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/66681 ,  H01L29/732 ,  H01L29/735 ,  H01L29/7816 ,  H01L29/866 ,  H01L29/94 ,  H01L29/92

摘要： 本发明涉及一种半导体装置及其制造方法，该半导体装置混装有具有所需的击穿电压的齐纳二极管或减少了电容的电压依赖性的电容器，从而能够实现多样的电路。该半导体装置具备：半导体层；第一导电型的阱，其被配置在半导体层的第一区域内；第一导电型的第一杂质扩散区，其被配置在阱中；第一导电型的第二杂质扩散区，其被配置在半导体层的第二区域内；绝缘膜，其被配置在第二杂质扩散区上；电极，其被配置在绝缘膜上；第二导电型的第三杂质扩散区，其被配置在至少第一杂质扩散区上。

公开(公告)号：CN103794653B

公开(公告)日：2016-08-10

申请号：CN201310377546.4

申请日：2010-11-29

申请人： 万国半导体股份有限公司

发明人： 马督儿·博德 ,  管灵鹏 ,  安荷·叭剌 ,  哈姆扎·依玛兹

IPC分类号： H01L29/80 ,  H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L21/335 ,  H01L21/336

CPC分类号： H01L29/808 ,  H01L29/0626 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0843 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1066 ,  H01L29/1095 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/4238 ,  H01L29/66696 ,  H01L29/66901 ,  H01L29/7817 ,  H01L29/7821

摘要： 本发明公开了一种带有很高的衬底?栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件，在位于N+衬底上的P?外延层上方，通过堆积式交替的P型和N型半导体层，构成一个横向超级结JFET。N+漏极立柱向下延伸，穿过超级结结构和P?外延层，连接到N+衬底，从而构成一个底部漏极器件。N+源极立柱和P+栅极立柱穿过超级结延伸，但是在P?外延层终止。从底部P+栅极立柱开始，穿过P?外延层，到N+漏极衬底，形成一个栅极?漏极雪崩箝位二极管。

公开(公告)号：CN105684156A

公开(公告)日：2016-06-15

申请号：CN201480058416.7

申请日：2014-10-30

申请人： 丰田自动车株式会社

发明人： 江口博臣 ,  金原啓道 ,  大川峰司 ,  池田智史

IPC分类号： H01L29/866 ,  H01L29/36 ,  H01L29/06

CPC分类号： H01L29/866 ,  H01L29/0626 ,  H01L29/0649 ,  H01L29/36

摘要： 齐纳二极管(10)包括：半导体基板(12)、阳极电极(40)和阴极电极(42)。半导体基板(12)包括p型阳极区(20)、n型电流路径区(22)和漂移区(24)。p型阳极区(20)连接到所述阳极电极(40)。n型电流路径区(22)与所述阳极区(20)接触。漂移区(24)与所述阳极区(20)和所述电流路径区(22)接触。漂移区(24)是n型的。漂移区(24)具有比所述电流路径区(22)低的n型杂质浓度。漂移区(24)直接地或经由另一个n型区(26)连接到所述阴极电极(42)。

公开(公告)号：CN102347366B

公开(公告)日：2016-05-18

申请号：CN201110230128.3

申请日：2011-08-02

申请人： 富士电机株式会社

发明人： 新村康

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/739 ,  H01L21/336

CPC分类号： H01L29/7802 ,  H01L29/0626 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/6634 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/7395

摘要： 本发明的目的在于提供一种MOS型半导体器件，能够降低成本，而不会降低击穿电压，并且能防止导通电阻增大。本发明的MOS型半导体器件包括：p基极区(17)，p基极区(17)的底部形成为具有有限曲率半径的结构，并选择性地设置在n-漂移层(1)的正面区域上；n型第一区(6)，n型第一区(6)选择性地设置在p基极区(17)的正面区域上；栅电极(8)，栅电极(8)设置在n型第一区(6)的表面和n-漂移层(1)的表面之间的p基极区(17)的一部分表面上，并且在p基极区(17)的正面和栅电极(8)之间插入有栅绝缘膜(10)；以及金属电极(13)，金属电极(13)与n型第一区(6)的表面以及p基极区(17)的表面的中央部以导电的方式接触，其中，基极区和漂移层之间的PN接合面在基极区的外部和内部都具有曲率中心。

公开(公告)号：CN102037562B

公开(公告)日：2014-11-26

申请号：CN200980115026.8

申请日：2009-02-25

申请人： 先进模拟科技公司

发明人： 唐纳德·R·迪斯尼 ,  理查德·K·威廉斯

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L29/808 ,  H01L29/861 ,  H01L29/08

CPC分类号： H01L29/0638 ,  H01L21/26586 ,  H01L29/0615 ,  H01L29/0626 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/086 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/41766 ,  H01L29/7809 ,  H01L29/7811 ,  H01L29/7835 ,  H01L29/808 ,  H01L29/8613 ,  H01L29/866 ,  H01L2924/0002 ,  H01L2924/00

摘要： 各种集成电路器件，尤其是晶体管，形成在包括底隔离区域和从所述衬底的表面延伸到该底隔离区域的沟槽的隔离结构内部。该沟槽可由电介质材料填充或可以具有在中心部分的导电材料以及装衬该沟槽的壁的电介质材料。通过延伸该底隔离区域超出沟槽、采用保护环以及形成漂移区的用于终端所述隔离结构的各种技术被描述。

公开(公告)号：CN102130157B

公开(公告)日：2013-10-16

申请号：CN201010625076.5

申请日：2010-12-17

申请人： 英飞凌科技奥地利有限公司

发明人： O·黑贝尔伦 ,  W·里格 ,  C·卡多 ,  M·聪德尔

IPC分类号： H01L29/772 ,  H01L29/778 ,  H01L23/36 ,  H01L23/373 ,  H01L29/06 ,  H01L21/335

CPC分类号： H01L21/4871 ,  H01L21/76879 ,  H01L29/0626 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及具有金属载体的半导体器件及其制造方法。一种半导体器件，包括金属载体基板。在该载体基板以上形成Alx1Gay1Inz1N(x1+y1+z1＝1，x1≥0，y1≥0，z1≥0)的第一半导体层。Alx2Gay2Inz2N(x2+y2+z2＝1，x2＞x1，y2≥0，z2≥0)的第二半导体层布置在该第一半导体层上并且栅极区域布置在该第二半导体层上。该半导体器件进一步包括源极区域和漏极区域，其中这些区域中的一个电耦合至金属载体基板并且包括延伸穿过第一半导体层的导电区域。

公开(公告)号：CN102694025A

公开(公告)日：2012-09-26

申请号：CN201110301069.4

申请日：2011-08-31

申请人： 株式会社东芝

发明人： 内原士

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/0626 ,  H01L29/0653 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/495 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/66787 ,  H01L29/7805 ,  H01L29/7808 ,  H01L29/7809

摘要： 本发明提供一种半导体元件，其具备：漏极层；选择性地设于漏极层内的漂移区域；选择性地设于漂移区域内的衬底区域；选择性地设于衬底区域内的源极区域；在源极区域或漏极层的至少一方的内部，选择性地设于源极区域或漏极层的至少一方的第一、第二金属层；在与漏极层的表面大致平行的方向上，从源极区域的一部分贯通与源极区域的至少一部分邻接的衬底区域而到达漂移区域的一部分的沟槽状的栅电极；与第一金属层连接的源电极；以及与漏极层或第二金属层连接的漏电极。

公开(公告)号：CN102386099A

公开(公告)日：2012-03-21

申请号：CN201110252414.X

申请日：2011-08-30

申请人： 英飞凌科技奥地利有限公司

发明人： F.希尔勒 ,  A.莫德 ,  F.D.普菲尔施 ,  H-J.舒尔策

IPC分类号： H01L21/336 ,  H01L21/331 ,  H01L21/822 ,  H01L29/78 ,  H01L29/739 ,  H01L27/06

CPC分类号： H01L29/66143 ,  H01L21/823487 ,  H01L29/0626 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/6609 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7803 ,  H01L29/7804 ,  H01L29/7808 ,  H01L29/7813

摘要： 用于形成半导体器件的方法以及具有集成多晶二极管的半导体器件。提供用于形成场效应功率半导体的方法，该方法包括提供半导体本体、与半导体本体的主表面相邻布置的导电区域以及布置在主水平表面上的绝缘层。穿透绝缘层蚀刻窄沟槽以露出导电区域。沉积多晶半导体层且形成垂直多晶二极管结构。多晶半导体层具有窄沟槽的最大水平延伸的至少一半的最小垂直厚度。至少形成垂直多晶二极管结构的一部分的多晶区域通过无掩膜回蚀多晶半导体层在窄沟槽中形成。而且，提供具有沟槽多晶二极管的半导体器件。

公开(公告)号：CN102130157A

公开(公告)日：2011-07-20

申请号：CN201010625076.5

申请日：2010-12-17

申请人： 英飞凌科技奥地利有限公司

发明人： O·黑贝尔伦 ,  W·里格 ,  C·卡多 ,  M·聪德尔

IPC分类号： H01L29/772 ,  H01L29/778 ,  H01L23/36 ,  H01L23/373 ,  H01L29/06 ,  H01L21/335

CPC分类号： H01L21/4871 ,  H01L21/76879 ,  H01L29/0626 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及具有金属载体的半导体器件及其制造方法。一种半导体器件，包括金属载体基板。在该载体基板以上形成Alx1Gay1Inz1N(x1+y1+z1＝1，x1≥0，y1≥0，z1≥0)的第一半导体层。Alx2Gay2Inz2N(x2+y2+z2＝1，x2＞x1，y2≥0，z2≥0)的第二半导体层布置在该第一半导体层上并且栅极区域布置在该第二半导体层上。该半导体器件进一步包括源极区域和漏极区域，其中这些区域中的一个电耦合至金属载体基板并且包括延伸穿过第一半导体层的导电区域。