氧化物系半导体MOSFET
    1.
    发明公开

    公开(公告)号:CN118299416A

    公开(公告)日:2024-07-05

    申请号:CN202310001931.2

    申请日:2023-01-03

    发明人: 尹向阳 邓云 薛勇

    IPC分类号: H01L29/78 H01L29/24 H01L29/06

    摘要: 本发明提供一种氧化物系半导体MOSFET,具有n型氧化物系半导体层,以及漏电极,源电极,栅电极,介质层。其中所述的氧化物系半导体包括了氧化镓,以氧化镓为例,所述的源电极与n型氧化镓半导体层形成肖特基接触,如此可利用肖特基势垒制备出常关型的氧化镓基MOSFET。

    一种半导体元件
    2.
    发明公开

    公开(公告)号:CN118738084A

    公开(公告)日:2024-10-01

    申请号:CN202310324836.6

    申请日:2023-03-29

    摘要: 本发明属于半导体技术领域,基于本发明方案的pn结型MOSFET对传统pn结型MOSFET的结构进行了改进,本发明的场效应管,漏源之间的电子导电沟道只穿过半导体层的n型导电区,不再穿过半导体层的p型导电区。通过这一细节上的改变,消除了漏源之间的电子导电沟道宽度的瓶颈所在,扩宽了电子导电沟道的宽度,从而提升了漏源之间的电子导电沟道的通流能力,有助于器件损耗的进一步降低,器件尺寸的进一步小型化。

    常关型场效应晶体管
    3.
    发明公开

    公开(公告)号:CN118630058A

    公开(公告)日:2024-09-10

    申请号:CN202410594010.6

    申请日:2024-05-14

    摘要: 本发明属于半导体技术领域,特别地,涉及一种常关型场效应晶体管。该场效应晶体管中,通过将源电极的第一部分的宽度和/或金属材料设置有两种或两种以上,通过不同元胞中的源电极的第一部分的宽度和/或金属材料的差异化设计,实现不同元胞之间的错峰开启或关断,能够降低器件在开启或关断时的米勒电容CGD的突变速度,从而降低由于米勒电容CGD突变引起的栅极电压振荡。

    氧化镓、氧化锡晶体的生长方法及制造装置

    公开(公告)号:CN118422314A

    公开(公告)日:2024-08-02

    申请号:CN202310046292.1

    申请日:2023-01-31

    发明人: 尹向阳 刘伟 薛勇

    摘要: 本发明提供一种氧化物半导体晶体生长方法及制造装置,使用陶瓷坩埚盛装氧化物半导体原料,先对氧化物半导体原料进行预热升温,再根据氧化物半导体原料升温后具有良好的导电性能的特性,由高频加热线圈部件直接对升温后的氧化物半导体原料进行感应加热使其升温分解升华亦或形成熔体,然后进行后续的单晶生长。本发明采用具有双加热系统的晶体制造装置,利用金属氧化物半导体在高温下的导电特性明显增强的特点,创造性的采用了预热+感应加热的晶体生长方法,无需使用铱金坩埚,可避免氧化物半导体原料与贵金属铱的直接接触,避免了高温下的氧化物半导体原料对贵金属铱的腐蚀损耗和由此而产生的污染,同时大幅降低制造成本。

    一种晶体层叠结构体及半导体元件

    公开(公告)号:CN117917781A

    公开(公告)日:2024-04-23

    申请号:CN202211293223.2

    申请日:2022-10-21

    IPC分类号: H01L31/036 H01L31/0264

    摘要: 本发明提供了一种晶体层叠结构体,包括:第一半导体层,包括四方金红石结构的n型SnO2系单晶,将其{101}晶面族中任一晶面、或者相对于{101}晶面族中任一晶面6°以内的角度范围倾斜的面作为主面,所述n型SnO2系单晶包含第一供体浓度;第二半导体层,形成于所述第一半导体层的所述主面上,所述第二半导体层包括n型SnO2,所述第二半导体层包含比所述第一供体浓度低的第二供体浓度。本分发明能够实现在SnO2半导体层上与金属实现高品质的接触。

    一种晶体层叠结构体制造方法、晶体层叠结构体、层叠结构体及半导体元件

    公开(公告)号:CN117936361A

    公开(公告)日:2024-04-26

    申请号:CN202211306646.3

    申请日:2022-10-25

    摘要: 本发明提供一种晶体层叠结构体制造方法、晶体层叠结构体、层叠结构体及半导体元件,其中晶体层叠结构体的制造方法包括:第一n型半导体层制作步骤,获得β‑Ga2O3系单晶的体晶体,对体晶体处理后形成半导体衬底层,半导体衬底层即为第一半导体层,第一半导体层电子载流子浓度<1x1018cm‑3;第二n型半导体层制作步骤,在第一n型半导体层一侧的表面采用外延工艺形成Ga2O3系半导体层作为第二n型半导体层,或者在第一n型半导体一侧的表面采用掺杂工艺形成的浓度改性层作为第二n型半导体层,第二n型半导体层电子载流子浓度≥1x1018cm‑3。本发明在有较高耐压需求,需要较厚的具有较低电子载流子浓度的Ga2O3系半导体层的应用场景下具有较低成本的优势。