公开(公告)号：CN113490997A

公开(公告)日：2021-10-08

申请号：CN202080009819.8

申请日：2020-02-25

申请人： 应用材料公司

发明人： 辛格·特金德 ,  苏克图·阿伦·帕里克 ,  丹尼尔·李·迪尔 ,  M·A·斯托尔菲 ,  乔斯林甘·罗摩林甘 ,  曹勇 ,  阎俐凡 ,  志一·郎 ,  和勇·大卫·黄

IPC分类号： H01L21/033 ,  H01L21/311

摘要： 本文提供了用于形成包含硬掩模层的膜堆叠并蚀刻此硬掩模层以在膜堆叠中形成特征的方法。于此所述的方法通过在膜堆叠中形成的适当的轮廓管理方案来促进特征的轮廓和尺寸控制。在一个或多个实施方式中，一种用于蚀刻硬掩模层的方法包括以下步骤：在基板上形成硬掩模层，其中硬掩模层包含含金属材料，所述含金属材料包括具有原子数大于28的金属元素；向基板供应蚀刻气体混合物；和蚀刻由光刻胶层暴露的硬掩模层。

公开(公告)号：CN112385046A

公开(公告)日：2021-02-19

申请号：CN201980044705.4

申请日：2019-07-05

申请人： 应用材料公司

发明人： 本杰明·科伦坡 ,  图沙尔·曼德雷卡尔 ,  帕特里夏·M·刘 ,  苏克图·阿伦·帕里克 ,  马蒂亚斯·鲍尔 ,  迪米特里·R·基乌西斯 ,  桑杰·纳塔拉扬 ,  阿布舍克·杜贝

IPC分类号： H01L29/66 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/02 ,  H01L21/3065 ,  H01L21/677 ,  H01L21/67

摘要： 一种finFET器件包括掺杂的源极及/或漏极延伸部，所述源极及/或漏极延伸部设置在finFET的栅极间隔物与其上设置n掺杂或p掺杂的源极或漏极延伸部的半导体基板的主体半导体部分之间。掺杂的源极或漏极延伸部通过选择性外延生长(SEG)工艺形成在靠近栅极间隔物形成的空腔中。在形成空腔之后，先进处理控制(APC)(亦即，整合的度量法)用于在不将基板暴露于氧化环境的情况下确定凹陷距离。各向同性蚀刻工艺、度量法及选择性外延生长可在同一平台中执行。

公开(公告)号：CN111656485A

公开(公告)日：2020-09-11

申请号：CN201880087669.5

申请日：2018-11-07

申请人： 应用材料公司

发明人： 罗曼·M·莫斯托沃伊 ,  苏克图·阿伦·帕里克 ,  托德·伊根

IPC分类号： H01L21/02 ,  H01L21/67 ,  H01L51/00 ,  H01L51/56

摘要： 本文描述的实施方式涉及清洁装置和用于清洁物体的方法。在一个实施方式中，通过沿着物体的表面移动清洁头来清洁物体。超临界二氧化碳流体通过超临界二氧化碳流体容器被输送到物体表面。通过真空泵将超临界二氧化碳流体和污染物质从物体去除至检测器。通过检测器确定污染物质的一个或多个测量结果。通过收集器收集污染物质的样本。通过分析器确定物体表面的污染程度。

公开(公告)号：CN111146143B

公开(公告)日：2024-07-30

申请号：CN201911060797.3

申请日：2019-11-01

申请人： 应用材料公司

发明人： 苏克图·阿伦·帕里克 ,  米哈埃拉·巴尔西努

IPC分类号： H01L21/768 ,  H01L23/48

摘要： 描述了电子器件和用于形成具有自对准通孔的电子器件的方法。利用粘着增强层来促进在导电材料与至少一个通孔开口的侧壁之间的粘着。自对准通孔降低通孔电阻并且减小短路至错误金属线的可能性。

公开(公告)号：CN117941055A

公开(公告)日：2024-04-26

申请号：CN202280059665.2

申请日：2022-09-01

申请人： 应用材料公司

发明人： 苏克图·阿伦·帕里克 ,  阿希什·派欧 ,  埃尔·迈赫迪·巴齐兹 ,  安德鲁·杨 ,  妮琴·K·英吉 ,  阿尔文·桑德拉扬 ,  徐源辉 ,  马蒂纳斯·玛丽亚·贝尔肯斯 ,  萨梅尔·A·德什潘德 ,  B·普拉纳瑟提哈兰 ,  杨雁筑

IPC分类号： H01L21/8234 ,  H01L21/18 ,  H01L21/768 ,  H01L23/528 ,  H01L23/532 ,  H01L29/423

摘要： 描述了半导体装置和其制造方法。使用标准工艺流程制造晶体管。形成从基板的顶表面延伸至晶片装置的底表面的通孔开口，从而允许纳米TSV进行高密度封装，以及将装置连接至背侧电力轨。在通孔开口中沉积金属，并将晶片装置的底表面接合至接合晶片。任选地，薄化基板，并形成电连接至金属的触点。

公开(公告)号：CN116325120A

公开(公告)日：2023-06-23

申请号：CN202180068041.2

申请日：2021-10-04

申请人： 应用材料公司

发明人： 罗伊·沙维夫 ,  苏克图·阿伦·帕里克 ,  陈枫 ,  陈璐

IPC分类号： H01L21/768

摘要： 本文提供了通过在绝缘层上而不在金属表面上选择性地沉积阻挡层，来形成电阻降低的过孔的方法。本公开内容的一些实施方式利用平面烃在金属表面上形成阻拦层。执行沉积以选择性地沉积在未阻拦的绝缘表面上。

公开(公告)号：CN115552593A

公开(公告)日：2022-12-30

申请号：CN202180032653.6

申请日：2021-03-11

申请人： 应用材料公司

发明人： 苏克图·阿伦·帕里克

IPC分类号： H01L21/768 ,  H01L21/311

摘要： 本文提供的实施方式一般关于修改层堆叠物的部分的方法。方法包含以下步骤：形成深沟槽和窄沟槽，使得在层之间实现期望的低压降。形成深沟槽的方法包含以下步骤：蚀刻可流动电介质的部分，使得深金属触点设置在深沟槽下方。选择性地蚀刻深沟槽以形成修改的深沟槽。形成超级过孔的方法包含以下步骤：形成穿过层超级堆叠物的第二层堆叠物的超级过孔沟槽。本文公开的方法允许减小半导体层堆叠物中的特征结构的电阻，并且从而减小压降。

公开(公告)号：CN112204169A

公开(公告)日：2021-01-08

申请号：CN201980034956.4

申请日：2019-05-15

申请人： 应用材料公司

发明人： 苏克图·阿伦·帕里克

IPC分类号： C23C16/455 ,  C23C16/54 ,  C23C16/56 ,  C23C16/458 ,  H01L21/687 ,  H01L21/67

摘要： 描述用来处理一个或多个晶片的装置和方法。基板暴露于复数个工艺站以用小增量沉积、退火、处理和可选地蚀刻膜，以提供基板表面上的膜的自对准生长。

公开(公告)号：CN118043955A

公开(公告)日：2024-05-14

申请号：CN202280059677.5

申请日：2022-09-01

申请人： 应用材料公司

发明人： 苏克图·阿伦·帕里克 ,  阿希什·派欧 ,  埃尔·迈赫迪·巴齐兹 ,  安德鲁·杨 ,  妮琴·K·英吉 ,  阿尔文·桑德拉扬 ,  徐源辉 ,  马蒂纳斯·玛丽亚·贝尔肯斯 ,  萨梅尔·A·德什潘德 ,  B·普拉纳瑟提哈兰 ,  杨雁筑

IPC分类号： H01L21/8234 ,  H01L23/528 ,  H01L23/532 ,  H01L29/06 ,  H01L29/423 ,  H01L29/66

摘要： 描述了半导体装置和其制造方法。方法包括正面处理以形成深的源极/漏极空腔，并用牺牲材料填充空腔。然后在背侧处理过程中移除牺牲材料，以形成填充有金属填料的背侧电力轨通孔。

公开(公告)号：CN117916875A

公开(公告)日：2024-04-19

申请号：CN202280059669.0

申请日：2022-09-01

申请人： 应用材料公司

发明人： 苏克图·阿伦·帕里克 ,  阿希什·派欧 ,  埃尔·迈赫迪·巴齐兹 ,  安德鲁·杨 ,  妮琴·K·英吉 ,  阿尔文·桑德拉扬 ,  徐源辉 ,  马蒂纳斯·玛丽亚·贝尔肯斯 ,  萨梅尔·A·德什潘德 ,  B·普拉纳瑟提哈兰 ,  杨雁筑

IPC分类号： H01L21/8234 ,  H01L21/18 ,  H01L23/528 ,  H01L27/088 ,  H01L29/06 ,  H01L29/423 ,  H01L29/66

摘要： 描述了半导体组件和其制造方法。提供硅晶片，并在硅晶片上形成埋入式蚀刻终止层。然后，使晶片接受组件和前端工艺。在前端工艺后，晶片经历了混合键结，然后晶片被薄化。为了薄化晶片，具有起始第一厚度的硅基板层被研磨成第二厚度，第二厚度比第一厚度小。在研磨之后，使硅晶片接受化学机械研磨(CMP)，然后进行蚀刻和CMP磨光，以将硅的厚度减少到第三厚度，第三厚度小于第二厚度。