公开(公告)号：CN103477439B

公开(公告)日：2014-12-10

申请号：CN201180026176.9

申请日：2011-08-29

Applicant: 松下电器产业株式会社

Inventor： 工藤千秋 ,  庭山雅彦 ,  池上亮

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/45 ,  H01L29/4933 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/7828

Abstract: 本发明的半导体装置，具备设于体区(104)的第二导电类型的接触区(201)，并且接触区(201)包括：与第一欧姆电极(122)接触的第一区域(201a)、和在比第一区域(201a)更深的位置上所配置且与体区(104)接触的第二区域(201b)，第一区域(201a)和第二区域(201b)分别具有至少1个杂质浓度的峰值，第一区域(201a)的杂质浓度的峰值是比第二区域(201b)的杂质浓度的峰值高的值。

公开(公告)号：CN1630047A

公开(公告)日：2005-06-22

申请号：CN200410104963.2

申请日：2004-12-15

Applicant: 松下电器产业株式会社

Inventor： 庭山雅彦 ,  米田健司 ,  高桥一马

IPC: H01L21/336 ,  H01L21/8238

CPC classification number: H01L29/6659 ,  H01L21/26513 ,  H01L21/26586 ,  H01L29/045 ,  H01L29/6656 ,  H01L29/7833

Abstract: 一种半导体装置的制造方法，在半导体晶片(11)上，通过栅极绝缘膜(14A)形成栅电极(15A)后，再在栅电极(15A)的侧面形成第1侧壁(16A)。以栅电极(15A)及第1侧壁(16A)为掩模，使用批处理式离子注入装置，注入第1导电性的杂质离子，从而形成扩散区(17)。在形成扩散区(17)之际，将杂质离子的注入方向设定成垂直于半导体晶片(11)，并且分作4次进行离子注入，在每次的离子注入时，使半导体晶片(11)旋转90°。能够在形成与源极扩散区及漏极扩散区连接的低浓度的扩展区之际，以令人满意的合格率形成对栅电极而言对称性良好的扩展区。

公开(公告)号：CN1132252C

公开(公告)日：2003-12-24

申请号：CN96110466.X

申请日：1996-05-29

Applicant: 松下电器产业株式会社

Inventor： 石川克也 ,  黑田隆男 ,  松田祐二 ,  庭山雅彦 ,  立川景士

IPC: H01L31/14 ,  H01L31/18

CPC classification number: H01L27/14812 ,  H01L27/14825

Abstract: 本发明提供一种具备即使将象素部微细化，也不会导致垂直CCD部的转移电荷量降低的器件构造的固体摄象器件及其制造方法。在N(100)硅衬底1上形成第1p型阱2和第2p型阱3、在第2p型阱3内形成垂直CCD n+层4后，在包括垂直CCD n+层4的上层部的N(100)硅衬底1的表面层用杂质原子(p、As)离子注入形成p-层5，在垂直CCD n+层4的邻接部同时形成进行光电二极管部(8、9)与垂直CCD n+层4隔离的隔离部(5a)以及控制从垂直CCD n+层4的电荷读出的读出控制部5b。

公开(公告)号：CN102576723B

公开(公告)日：2014-09-24

申请号：CN201080047439.X

申请日：2010-10-19

Applicant: 松下电器产业株式会社

Inventor： 工藤千秋 ,  山下贤哉 ,  庭山雅彦

IPC: H01L29/12 ,  H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/78

CPC classification number: H01L29/7828 ,  H01L21/0465 ,  H01L21/0485 ,  H01L23/485 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/4933 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体装置(100)具备：配置于半导体基板(101)的主表面上的第1碳化硅层(120)；配置于第1碳化硅层的第1导电型的第1杂质区域(103)；第2导电型的体区域(104)；在体区域内配置于比第1杂质区域(103)更深的位置、且以比体区域更高的浓度来含有第2导电型的杂质的第2导电型的接触区域(131)；第1导电型的漂移区域(102)；和与第1杂质区域(103)以及接触区域(131)欧姆接触的第1欧姆电极(122)，在第1碳化硅层(120)中设置有贯穿第1杂质区域(103)的接触沟槽(121)，第1欧姆电极(122)配置于接触沟槽(121)内，且在接触沟槽的侧壁下部(121cL)的至少一部分以及底表面(121b)与接触区域(131)接触。

公开(公告)号：CN102203925B

公开(公告)日：2013-06-19

申请号：CN201080003062.8

申请日：2010-07-28

Applicant: 松下电器产业株式会社

Inventor： 田中康太郎 ,  庭山雅彦 ,  内田正雄

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明提供一种半导体元件的制造方法。本发明的半导体元件的制造方法包括：使用第一注入掩模层(30)向半导体层(2)注入杂质来形成体区域(6)的工序；使用第一注入掩模层(30)和第二注入掩模层(31)来注入杂质，从而在体区域(6)内形成接触区域(7)的工序；形成第三注入掩模层(32)之后，选择性地除去第二注入掩模层(31)的工序；在第一注入掩模层(30)的侧面形成侧壁(34)的工序；和通过注入杂质，在体区域(6)内形成源极区域(8)的工序。

公开(公告)号：CN102576723A

公开(公告)日：2012-07-11

申请号：CN201080047439.X

申请日：2010-10-19

Applicant: 松下电器产业株式会社

Inventor： 工藤千秋 ,  山下贤哉 ,  庭山雅彦

IPC: H01L29/12 ,  H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/78

CPC classification number: H01L29/7828 ,  H01L21/0465 ,  H01L21/0485 ,  H01L23/485 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/4933 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体装置(100)具备：配置于半导体基板(101)的主表面上的第1碳化硅层(120)；配置于第1碳化硅层的第1导电型的第1杂质区域(103)；第2导电型的体区域(104)；在体区域内配置于比第1杂质区域(103)更深的位置、且以比体区域更高的浓度来含有第2导电型的杂质的第2导电型的接触区域(131)；第1导电型的漂移区域(102)；和与第1杂质区域(103)以及接触区域(131)欧姆接触的第1欧姆电极(122)，在第1碳化硅层(120)中设置有贯穿第1杂质区域(103)的接触沟槽(121)，第1欧姆电极(122)配置于接触沟槽(121)内，且在接触沟槽的侧壁下部(121cL)的至少一部分以及底表面(121b)与接触区域(131)接触。

公开(公告)号：CN102203925A

公开(公告)日：2011-09-28

申请号：CN201080003062.8

申请日：2010-07-28

Applicant: 松下电器产业株式会社

Inventor： 田中康太郎 ,  庭山雅彦 ,  内田正雄

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明提供一种半导体元件的制造方法。本发明的半导体元件的制造方法包括：使用第一注入掩模层(30)向半导体层(2)注入杂质来形成体区域(6)的工序；使用第一注入掩模层(30)和第二注入掩模层(31)来注入杂质，从而在体区域(6)内形成接触区域(7)的工序；形成第三注入掩模层(32)之后，选择性地除去第二注入掩模层(31)的工序；在第一注入掩模层(30)的侧面形成侧壁(34)的工序；和通过注入杂质，在体区域(6)内形成源极区域(8)的工序。

公开(公告)号：CN101404284A

公开(公告)日：2009-04-08

申请号：CN200810168914.3

申请日：2008-09-27

Applicant: 松下电器产业株式会社

Inventor： 原田裕二 ,  泽田和幸 ,  庭山雅彦 ,  置田胜昭

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/08 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823462 ,  H01L21/823418

Abstract: 本发明以低成本提供混载有周边电路和抑制导通电阻的上升、具有高ESD抵抗性、闭锁抵抗性的横型高耐压晶体管的半导体装置。N型高浓度源极区域(107)的扩散层深度比N型低浓度源极区域(105b)的更深。另外，在N型低浓度源极区域(105b)的扩散层的下侧形成有P型基板接点区域(115a)。N型MOSFET的N型源极/漏极区域(105a)和横型高耐压MOS晶体管区域(203)的N型低浓度源极区域(105b)通过同一工序形成，P型MOSFET的P型源极/漏极区域(106)和P型基板接点区域(115a、115b)通过同一工序形成。半导体装置及其制造方法。

公开(公告)号：CN103069571B

公开(公告)日：2015-11-25

申请号：CN201280002382.0

申请日：2012-06-25

Applicant: 松下电器产业株式会社

Inventor： 高桥邦方 ,  庭山雅彦 ,  内田正雄 ,  工藤千秋

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/045 ,  H01L29/1033 ,  H01L29/1041 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7828

Abstract: 本发明提供一种碳化硅半导体元件，其具备：位于第1导电型的漂移层上的第2导电型的体区域；位于体区域上的第1导电型的杂质区域；贯通体区域及杂质区域并抵达漂移层的沟槽；配置于沟槽的表面上的栅极绝缘膜；以及配置于栅极绝缘膜上的栅电极，沟槽的表面包括第1侧面、及与第1侧面对置的第2侧面，体区域之中位于第1侧面的部分的至少一部分的第2导电型的掺杂物浓度要比体区域之中位于第2侧面的部分的第2导电型的掺杂物浓度更大。

公开(公告)号：CN103548142A

公开(公告)日：2014-01-29

申请号：CN201280009601.8

申请日：2012-09-03

Applicant: 松下电器产业株式会社

Inventor： 庭山雅彦 ,  内田正雄

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/66068 ,  H01L29/7828

Abstract: 本申请所公开的半导体元件的制造方法包含：工序(A)，在半导体基板上形成第1导电型的第1碳化硅半导体层；工序(B)，在第1碳化硅半导体层上形成对体区域进行规定的第1掩模；工序(C)，使用第1掩模，在第1碳化硅半导体层中形成第2导电型的体注入区域；工序(D)，在第1掩模的侧面形成侧壁；工序(E)，使用第1掩模及侧壁，在第1碳化硅半导体层中形成第1导电型的杂质注入区域及第2导电型的第1体注入区域；和工序(F)，对第1碳化硅半导体层进行热处理。