-
公开(公告)号:CN110416250A
公开(公告)日:2019-11-05
申请号:CN201910823552.5
申请日:2019-09-02
申请人: 电子科技大学 , 气派科技股份有限公司 , 广安职业技术学院 , 重庆中科渝芯电子有限公司 , 四川芯合利诚科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川蓝彩电子科技有限公司 , 广东成利泰科技有限公司 , 四川晶辉半导体有限公司
IPC分类号: H01L27/15 , H01L31/105 , H01L33/26 , H01L33/42 , H01L21/82
摘要: 本发明公开了一种基于异质结薄膜光源的光耦,包括使用集成电路工艺制作在第一衬底上的自下而上轴向排布的硅基TiO2薄膜光源、第一介质层和硅光探测器。本发明还公开了上述基于异质结薄膜光源的光耦的制作方法、基于异质结薄膜光源的光耦的放大集成电路以及该放大集成电路的制作方法。本发明中基于异质结薄膜光源的光耦的硅光探测器和硅基TiO2薄膜光源制作在同一个衬底上,器件集成度高、封装尺寸减小、降低了制造难度和成本;本发明的基于异质结薄膜光源的光耦,能够与电路集成在同一个衬底上,同时光源与光探测器轴向堆叠,不仅缩短了光的传输距离,还能在提高集成度的同时减少光在传播过程中的损耗。本发明适用于光电耦合器集成技术领域。
-
公开(公告)号:CN110416250B
公开(公告)日:2024-04-16
申请号:CN201910823552.5
申请日:2019-09-02
申请人: 电子科技大学 , 广安职业技术学院 , 重庆中科渝芯电子有限公司 , 四川芯合利诚科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川蓝彩电子科技有限公司 , 广东成利泰科技有限公司 , 四川晶辉半导体有限公司
IPC分类号: H01L27/15 , H01L31/105 , H01L33/26 , H01L33/42 , H01L21/82
摘要: 本发明公开了一种基于异质结薄膜光源的光耦,包括使用集成电路工艺制作在第一衬底上的自下而上轴向排布的硅基TiO2薄膜光源、第一介质层和硅光探测器。本发明还公开了上述基于异质结薄膜光源的光耦的制作方法、基于异质结薄膜光源的光耦的放大集成电路以及该放大集成电路的制作方法。本发明中基于异质结薄膜光源的光耦的硅光探测器和硅基TiO2薄膜光源制作在同一个衬底上,器件集成度高、封装尺寸减小、降低了制造难度和成本;本发明的基于异质结薄膜光源的光耦,能够与电路集成在同一个衬底上,同时光源与光探测器轴向堆叠,不仅缩短了光的传输距离,还能在提高集成度的同时减少光在传播过程中的损耗。本发明适用于光电耦合器集成技术领域。
-
公开(公告)号:CN110491967A
公开(公告)日:2019-11-22
申请号:CN201910823544.0
申请日:2019-09-02
申请人: 电子科技大学 , 重庆中科渝芯电子有限公司 , 广东成利泰科技有限公司 , 四川芯合利诚科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川晶辉半导体有限公司 , 成都智芯微科技有限公司 , 广东气派科技有限公司 , 上海朕芯微电子科技有限公司 , 四川蓝彩电子科技有限公司
IPC分类号: H01L31/173 , H01L31/18
摘要: 本发明公开了一种反偏型硅发光SOI光电隔离器,包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层硅,第一衬底与顶层硅通过智能剥离技术键合;反偏型硅发光SOI光电隔离器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层硅中的硅光源。本发明还公开了上述光电隔离器的制作方法,并进一步公开了上述反偏型硅发光SOI光电隔离器的集成电路及其制作方法。本发明提供了硅光源与硅光探测器轴向排布,面积小、制造成本低,具有较高的光传输效率和集成度;本发明的光电隔离器可以与电路集成在同一个衬底上,硅光源与硅光探测器轴向堆叠,进一步降低了制造成本,具有较高的集成度,适用于光电隔离器的集成技术领域。
-
公开(公告)号:CN110491967B
公开(公告)日:2021-03-02
申请号:CN201910823544.0
申请日:2019-09-02
申请人: 电子科技大学 , 重庆中科渝芯电子有限公司 , 广东成利泰科技有限公司 , 四川芯合利诚科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川晶辉半导体有限公司 , 成都智芯微科技有限公司 , 上海联芯微电子科技有限公司 , 四川蓝彩电子科技有限公司
IPC分类号: H01L31/173 , H01L31/18
摘要: 本发明公开了一种反偏型硅发光SOI光电隔离器,包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层硅,第一衬底与顶层硅通过智能剥离技术键合;反偏型硅发光SOI光电隔离器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层硅中的硅光源。本发明还公开了上述光电隔离器的制作方法,并进一步公开了上述反偏型硅发光SOI光电隔离器的集成电路及其制作方法。本发明提供了硅光源与硅光探测器轴向排布,面积小、制造成本低,具有较高的光传输效率和集成度;本发明的光电隔离器可以与电路集成在同一个衬底上,硅光源与硅光探测器轴向堆叠,进一步降低了制造成本,具有较高的集成度,适用于光电隔离器的集成技术领域。
-
公开(公告)号:CN210110771U
公开(公告)日:2020-02-21
申请号:CN201921445555.1
申请日:2019-09-02
申请人: 气派科技股份有限公司 , 四川芯合利诚科技有限公司 , 重庆中科渝芯电子有限公司 , 广安职业技术学院 , 四川遂宁市利普芯微电子有限公司 , 四川蓝彩电子科技有限公司 , 广东成利泰科技有限公司 , 四川晶辉半导体有限公司 , 电子科技大学
IPC分类号: H01L27/15 , H01L31/105 , H01L33/26 , H01L33/42 , H01L21/82
摘要: 本实用新型公开了一种基于异质结薄膜光源的全集成光电耦合器,包括使用集成电路工艺制作在第一衬底上的自下而上轴向排布的硅基TiO2薄膜光源、第一介质层和硅光探测器。本实用新型还公开了上述基于异质结薄膜光源的全集成光电耦合器的集成电路。本实用新型中基于异质结薄膜光源的全集成光电耦合器的硅光探测器和硅基TiO2薄膜光源制作在同一个衬底上,器件集成度高、封装尺寸减小、降低了制造难度和成本;本实用新型的基于异质结薄膜光源的全集成光电耦合器,能够与电路集成在同一个衬底上,同时光源与光探测器轴向堆叠,不仅缩短了光的传输距离,还能在提高集成度的同时减少光在传播过程中的损耗,适用于光电耦合器集成技术领域。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN111933694B
公开(公告)日:2024-04-30
申请号:CN202010582154.1
申请日:2020-06-23
申请人: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC分类号: H01L29/10 , H01L29/423 , H01L29/808 , H01L21/28 , H01L21/337
摘要: 本发明公开了一种多晶自掺杂平滑顶栅JFET器件及其制造方法;器件包括P型衬底100、P型埋层101、N型外延层102、P型隔离穿透区103、场氧层104、预氧层105、P型沟道区106、P型重掺杂源漏区107、多晶栅区108、N型栅扩散区109、TEOS金属前介质层110、源漏极第一层金属111和栅极第一层金属112。制造方法步骤为:1)注入第一导电类型埋层。2)生长第二导电类型外延层。3)注入第一导电类型隔离穿透区。4)生长场氧层。5)注入第一导电类型沟道区。6)注入第一导电类型重掺杂源漏区。7)形成多晶栅区。8)刻蚀出第二导电类型栅扩散区。9)淀积TEOS金属前介质层。形成源漏极第一层金属和栅极第一层金属。本发明器件的对输入阻抗的大小以及对阈值电压精确控制的能力都有很大的提升。
-
公开(公告)号:CN114093936B
公开(公告)日:2024-02-09
申请号:CN202111145870.4
申请日:2021-09-28
申请人: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC分类号: H01L29/73 , H01L29/08 , H01L21/331
摘要: 本发明公开一种亚微米多晶硅发射极双极结型晶体管及其制造方法,晶体管包括P型衬底、N型埋层、N型外延层、N型穿透区、场氧层、预氧层、P型基区、TEOS金属前介质层、多晶硅集电极、多晶硅基极、多晶硅发射极、注入发射区、注入集电区、注入基区、集电极金属、基极金属和发射极金属。本发明提出一种亚微米多晶硅发射极双极结型晶体管及其制造方法,具体为一种P‑衬底的基础上,淀积一层N‑外延层,在外延层中做P基区,在P基区中形成多晶硅发射极,具有工艺过程简单、节省成本、对晶体管小电流下放大能力有明显的提升等优点。
-
公开(公告)号:CN115241131A
公开(公告)日:2022-10-25
申请号:CN202210935982.8
申请日:2022-08-05
申请人: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC分类号: H01L21/8238 , H01L23/522 , H01L27/092
摘要: 本发明公开多层栅模拟CMOS工艺边缘应力优化集成方法和低电压系数多晶电容器,方法步骤包括:1)形成低电压系数集成双多晶电容器区的N型阱,在N型阱以外区域形成自对准P型阱;2)淀积低电压系数集成双多晶电容器下电极多晶膜层;3)淀积双多晶电容器第一层介质,并实现双多晶电容器下电极边缘保护层制作;4)淀积电容器介质层,并完成电容器介质层结构制作;低电压系数多晶电容器包括P型衬底、P型外延层、N型阱、自对准P型阱、场氧化层、牺牲氧化层、栅氧化层、多晶膜层、二氧化硅介质层、电容介质层、低介电系数填充膜层、金属互连膜层、顶层金属键合区外保护介质钝化层;本专利改善了双多晶电容器的边缘效应,降低了可集成双多晶电容器的机械应力。
-
公开(公告)号:CN111933694A
公开(公告)日:2020-11-13
申请号:CN202010582154.1
申请日:2020-06-23
申请人: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC分类号: H01L29/10 , H01L29/423 , H01L29/808 , H01L21/28 , H01L21/337
摘要: 本发明公开了一种多晶自掺杂平滑顶栅JFET器件及其制造方法;器件包括P型衬底100、P型埋层101、N型外延层102、P型隔离穿透区103、场氧层104、预氧层105、P型沟道区106、P型重掺杂源漏区107、多晶栅区108、N型栅扩散区109、TEOS金属前介质层110、源漏极第一层金属111和栅极第一层金属112。制造方法步骤为:1)注入第一导电类型埋层。2)生长第二导电类型外延层。3)注入第一导电类型隔离穿透区。4)生长场氧层。5)注入第一导电类型沟道区。6)注入第一导电类型重掺杂源漏区。7)形成多晶栅区。8)刻蚀出第二导电类型栅扩散区。9)淀积TEOS金属前介质层。形成源漏极第一层金属和栅极第一层金属。本发明器件的对输入阻抗的大小以及对阈值电压精确控制的能力都有很大的提升。
-
公开(公告)号:CN115799343A
公开(公告)日:2023-03-14
申请号:CN202211223421.1
申请日:2022-10-08
申请人: 中国电子科技集团公司第二十四研究所 , 重庆中科渝芯电子有限公司
IPC分类号: H01L29/808 , H01L21/337
摘要: 本发明提供了一种结型场效应器件及其制造方法,在所述结型场效应器件中,沟道区内的栅区结构包括第一层栅区及第二层多晶硅栅区,即栅区结构为双层结构,在第一层栅区与栅区多晶硅的接触区域进行掺杂,形成了第二层多晶硅栅区,相比于第一层栅区与栅区多晶硅的直接接触,对栅区多晶硅及第一层栅区的局部均进行了掺杂,改善了栅极接触区域的导电性能,能有效降低栅极接触区域的电位面积电阻,使得器件的漏电流降低,器件的阈值电压同样也得以降低,有效提升了漏电流与阈值电压等关键参数的一致性;基于结构的规范设计,对应工艺可以采用全多晶自对准工艺,流程简单,且可以与多晶硅集成电路工艺高度兼容。
-
-
-
-
-
-
-
-
-