-
公开(公告)号：CN103915398A
公开(公告)日：2014-07-09
申请号：CN201310177850.4
申请日：2013-05-14
申请人： 爱思开海力士有限公司
IPC分类号： H01L23/485
CPC分类号： H01L23/498 , H01L21/02244 , H01L21/31111 , H01L21/31155 , H01L21/32051 , H01L21/7685 , H01L27/0688 , H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582 , H01L27/2481 , H01L2924/0002 , H01L2924/00
摘要： 一种半导体器件，包括：衬底，所述衬底中限定了单元区和接触区；焊盘结构，所述焊盘结构包括在衬底的接触区中彼此交替地形成的多个第一导电层和多个第一绝缘层，其中，所述焊盘结构的端部被图案化为台阶状，所述第一导电层的在所述焊盘结构的端部暴露的部分被定义为多个焊盘部分，并且所述多个焊盘部分具有比所述多个第一导电层的未暴露的部分大的厚度。
-
公开(公告)号：CN118019334A
公开(公告)日：2024-05-10
申请号：CN202310753960.4
申请日：2023-06-25
申请人： 爱思开海力士有限公司
IPC分类号： H10B41/20 , H10B41/40 , H10B43/20 , H10B43/40 , H01L23/528 , H01L21/768
摘要： 本申请涉及半导体装置和制造半导体装置的方法。一种半导体装置包括：栅极结构，其中导电层和绝缘层交替地层叠；接触插塞，其穿过栅极结构在绝缘层的层叠方向上延伸；第一间隔层，其各自位于导电层和接触插塞之间；以及第二间隔层，其各自位于接触插塞和第一间隔层之间。
-
公开(公告)号：CN103456737B
公开(公告)日：2017-12-01
申请号：CN201210356628.6
申请日：2012-09-19
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/1158 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11519 , H01L27/11553 , H01L27/11565
CPC分类号： H01L27/11578 , H01L27/11519 , H01L27/11553 , H01L27/11556 , H01L27/11565 , H01L27/1158 , H01L27/11582 , H01L27/12 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926
摘要： 本发明公开了一种半导体器件及其制造方法，所述半导体器件包括：第一源极层；至少一个第二源极层，所述第二源极层大体形成在第一源极层中；多个导电层，所述多个导电层大体层叠在第一源极层之上；沟道层，所述沟道层穿通多个导电层且与第二源极层耦接；以及至少一个第三源极层，所述第三源极层大体形成在第二源极层中，其中，所述第三源极层穿通第二源极层且与第一源极层耦接。
-
公开(公告)号：CN118804601A
公开(公告)日：2024-10-18
申请号：CN202311719809.5
申请日：2023-12-14
申请人： 爱思开海力士有限公司
摘要： 本申请涉及存储器装置及其制造方法。一种存储器装置包括：交替地层叠的第一材料层和第二材料层；穿过第一材料层和第二材料层的垂直孔；从第一材料层的通过垂直孔暴露的侧表面突出的第一绝缘图案；沿着第一绝缘图案之间暴露的第二材料层的表面形成的阻挡层，该阻挡层包括多个凹部，各个凹部在第一绝缘图案之间；以及形成在凹部中的电荷捕获图案，其中，阻挡层的部分在电荷捕获图案之间暴露，其中，隧道绝缘层、沟道层和芯柱形成在基本上由电荷捕获图案围绕的区域中。
-
公开(公告)号：CN118175844A
公开(公告)日：2024-06-11
申请号：CN202311055879.5
申请日：2023-08-21
申请人： 爱思开海力士有限公司
摘要： 本公开包括一种半导体存储器装置和制造半导体存储器装置的方法。该半导体存储器装置包括：层叠物，其包括被层叠以在第一方向上间隔开的多个导电层；在层叠物中的开口，其在第一方向上延伸并且在平面图中具有椭圆形状；以及在开口中在椭圆形状的长轴面向的第二方向上彼此间隔开的第一沟道图案和第二沟道图案，第一沟道图案和第二沟道图案在第一方向上延伸。第一沟道图案和第二沟道图案中的每一个包括与椭圆形状的长轴交叠的中央部分和远离中央部分延伸的弯曲部分。
-
公开(公告)号：CN103915398B
公开(公告)日：2017-09-29
申请号：CN201310177850.4
申请日：2013-05-14
申请人： 爱思开海力士有限公司
IPC分类号： H01L23/485
CPC分类号： H01L23/498 , H01L21/02244 , H01L21/31111 , H01L21/31155 , H01L21/32051 , H01L21/7685 , H01L27/0688 , H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582 , H01L27/2481 , H01L2924/0002 , H01L2924/00
摘要： 一种半导体器件，包括：衬底，所述衬底中限定了单元区和接触区；焊盘结构，所述焊盘结构包括在衬底的接触区中彼此交替地形成的多个第一导电层和多个第一绝缘层，其中，所述焊盘结构的端部被图案化为台阶状，所述第一导电层的在所述焊盘结构的端部暴露的部分被定义为多个焊盘部分，并且所述多个焊盘部分具有比所述多个第一导电层的未暴露的部分大的厚度。
-
公开(公告)号：CN103456737A
公开(公告)日：2013-12-18
申请号：CN201210356628.6
申请日：2012-09-19
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/115 , H01L21/8247 , H01L21/768
CPC分类号： H01L27/11578 , H01L27/11519 , H01L27/11553 , H01L27/11556 , H01L27/11565 , H01L27/1158 , H01L27/11582 , H01L27/12 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926
摘要： 本发明公开了一种半导体器件及其制造方法，所述半导体器件包括：第一源极层；至少一个第二源极层，所述第二源极层大体形成在第一源极层中；多个导电层，所述多个导电层大体层叠在第一源极层之上；沟道层，所述沟道层穿通多个导电层且与第二源极层耦接；以及至少一个第三源极层，所述第三源极层大体形成在第二源极层中，其中，所述第三源极层穿通第二源极层且与第一源极层耦接。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.038 秒)
