公开(公告)号：CN105894079A

公开(公告)日：2016-08-24

申请号：CN201610255899.0

申请日：2016-04-22

申请人： 上海东软载波微电子有限公司

发明人： 陈诚 ,  陈光胜 ,  潘松 ,  崔健 ,  王锐

IPC分类号： G06K19/073

CPC分类号： G06K19/07363

摘要： 一种时钟加扰电路，包括：控制器以及时钟信号加扰电路，其中：所述控制器，与所述时钟信号加扰电路耦接，适于生成控制信号并输入至所述时钟信号加扰电路；所述时钟信号加扰电路，适于接收所述控制信号，对输入的时钟信号进行随机加扰处理。采用所述时钟加扰电路，可以提高安全芯片的抗攻击性能。

公开(公告)号：CN101924097B

公开(公告)日：2015-02-04

申请号：CN201010199203.X

申请日：2010-06-09

申请人： 意法半导体(鲁塞)公司

发明人： 帕斯卡·福尔纳拉 ,  克里斯琴·里韦罗

IPC分类号： H01L23/544 ,  G01B7/06

CPC分类号： G01R31/2851 ,  G01L9/0042 ,  G06K19/07363 ,  G06K19/07381 ,  H01L22/34 ,  H01L23/576 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种用于检测集成电路芯片的衬底变薄的器件，在衬底的有源区中包括连接为惠斯顿桥的条形扩散电阻器，其中：所述桥的第一相对电阻器沿着第一方向定位；所述桥的第二相对电阻器沿着第二方向定位；以及所述第一方向和第二方向使得衬底的变薄造成所述桥的失衡值的变化。

公开(公告)号：CN101031931A

公开(公告)日：2007-09-05

申请号：CN200580032904.1

申请日：2005-09-27

申请人： 意法半导体有限公司

发明人： 吕克·维达尔 ,  法布莱斯·马里内特

IPC分类号： G06K19/073

CPC分类号： G06K19/07372 ,  G06F21/75 ,  G06K19/073 ,  G06K19/07363 ,  G06K19/07716 ,  G06Q20/3558 ,  G07F7/1008 ,  H01L27/0203

摘要： 本发明涉及一种集成电路的保护方法。根据所述方法，所有或部分电路的启动取决于一密钥(KEY)的存在，所述密钥在电路制造后以非易失方式记录下来，同时所述密钥取决于电路制造最后以非易失方式记录在电路中的至少一参数(A，ID)。

公开(公告)号：CN1319009C

公开(公告)日：2007-05-30

申请号：CN200410028410.3

申请日：1999-12-10

申请人： 株式会社日立制作所

发明人： 宇佐美光雄 ,  辻和隆 ,  斋藤武志 ,  佐藤朗 ,  鲛岛贤二 ,  宝木和夫 ,  安信千津子

IPC分类号： G06K7/00 ,  G06K19/073 ,  D21H21/48 ,  B42D15/00 ,  G06K19/077

CPC分类号： B42D25/30 ,  B42D25/29 ,  B42D2033/46 ,  D21H21/48 ,  G06K7/0008 ,  G06K19/073 ,  G06K19/07363 ,  G06K19/07372 ,  G06K19/07728 ,  G06K19/07749 ,  G06K19/07779 ,  G06K19/07783 ,  H01L21/6835 ,  H01L23/3171 ,  H01L23/49855 ,  H01L23/576 ,  H01L24/29 ,  H01L24/83 ,  H01L2221/68322 ,  H01L2221/6835 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2223/6677 ,  H01L2224/05001 ,  H01L2224/16 ,  H01L2224/2518 ,  H01L2224/29101 ,  H01L2224/2929 ,  H01L2224/29293 ,  H01L2224/29298 ,  H01L2224/73204 ,  H01L2224/7565 ,  H01L2224/8319 ,  H01L2224/838 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0781 ,  H01L2924/07811 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01Q1/2208 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299

摘要： 本发明提供了一种半导体装置，其特征在于包括：具有平面尺寸的长边小于、等于0.5mm、存储有多位信息的存储器的半导体芯片，和与所述半导体芯片相连接、用于发送所述信息的天线，其中，所述半导体芯片装在薄膜状的媒体中，以及所述多位信息记录在所述媒体上。从而提供了有效地进行纸或薄膜状媒体的防止伪造的方法。

公开(公告)号：CN1249549C

公开(公告)日：2006-04-05

申请号：CN01803750.X

申请日：2001-01-16

申请人： 因芬尼昂技术股份公司

发明人： O·克奈弗勒

IPC分类号： G06F1/00

CPC分类号： G06K19/073 ,  G06F12/1408 ,  G06F21/755 ,  G06F2207/7219 ,  G06F2221/2123 ,  G06K19/07363

摘要： 微处理器阵列装置包含一个中央控制和处理单元(1)，总线(2)，总线包括总线状态线(21)，数据/地址线路(22)，以及连接到总线(2)的单元(3，4，5)。如果控制和处理单元(1)没有为单元(3，4，5)所寻址，随机数据值(12)将在数据/地址线(22)上传送。这样就屏蔽了微处理器阵列装置的电流分布，使有用信息通过总线(2)来传送。

公开(公告)号：CN1426547A

公开(公告)日：2003-06-25

申请号：CN01807527.4

申请日：2001-03-16

申请人： 格姆普拉斯公司

发明人： N·费伊特

IPC分类号： G06F1/00 ,  G06F9/38

CPC分类号： G06K19/07363 ,  G06F9/3836 ,  G06F9/3869 ,  G06F21/755 ,  G06F2207/7219

摘要： 本发明涉及能执行指令序列(INSn)的微控制器的一种对抗方法，所述指令按照所谓的流水线方法执行，其特征在于，该方法在相继两指令(INSn，INSn+1)之间和/或至少一个指令(INSn)中随机引入至少一个等待时间(B)。本发明方法用微控制器的电子器件而不用增加软件实施。

公开(公告)号：CN1080497C

公开(公告)日：2002-03-06

申请号：CN96191953.1

申请日：1996-01-23

申请人： 西门子公司

发明人： R·赖纳

IPC分类号： H04L9/18

CPC分类号： G06K19/07363 ,  G06F2207/7219 ,  H04L9/002 ,  H04L9/065 ,  H04L2209/12

摘要： 本发明涉及一种带有一个编码单元(VE)及一个放在其后的输出寄存器(AR)的编码器。在时间段τ2内，由送入编码单元(VE)的输入数据(E)产生经编码的输出数据(A)，输出数据(A)进而写入输出寄存器(AR)。当时间段τ2结束后，不再有数据送入输出寄存器(AR)，但此刻输出寄存器的功耗并不改变。编码单元继续生成输出数据，直到时间段τ1结束。本发明所述编码器可防止外部观察者根据编码器的当前功耗得出任何有关在输出寄存器(AR)中的生成编码输出数据的确切时间段的结论。

公开(公告)号：CN1174641A

公开(公告)日：1998-02-25

申请号：CN96191953.1

申请日：1996-01-23

申请人： 西门子公司

发明人： R·赖纳

IPC分类号： H04L9/18

CPC分类号： G06K19/07363 ,  G06F2207/7219 ,  H04L9/002 ,  H04L9/065 ,  H04L2209/12

摘要： 本发明涉及一种带有一个编码单元(VE)及一个放在其后的输出寄存器(AR)的编码器。在时间段τ2内,由送入编码单元(VE)的输入数据(E)产生经编码的输出数据(A),输出数据(A)进而写入输出寄存器(AR)。当时间段τ2结束后,不再有数据送入输出寄存器(AR),但此刻输出寄存器的功耗并不改变。编码单元继续生成输出数据,直到时间段τ1结束。本发明所述编码器可防止外部观察者根据编码器的当前功耗得出任何有关在输出寄存器(AR)中的生成编码输出数据的确切时间段的结论。

公开(公告)号：CN103198349B

公开(公告)日：2016-04-06

申请号：CN201210551892.5

申请日：2012-12-18

申请人： NXP股份有限公司

发明人： 保罗艾瑞·波黎斯克蒂

IPC分类号： G06K19/077 ,  G01R31/3181

CPC分类号： G01R31/3177 ,  G01R31/318547 ,  G01R31/318588 ,  G06K19/07363 ,  H04L9/002 ,  H04L2209/16

摘要： 公开了仅需要两个引脚用于进行标准ATPG测试的无接触智能卡型集成电路。可以采用用于时钟的一个引脚和用于扫描测试数据输入的另一引脚进行扫描测试。此外，通过采用嵌入式签名产生器避免观察到移出的数据，增强了安全性。

公开(公告)号：CN102024810A

公开(公告)日：2011-04-20

申请号：CN201010281753.6

申请日：2010-09-13

申请人： 索尼公司

发明人： 信方浩美

IPC分类号： H01L27/02 ,  H01L23/58 ,  G06K19/077

CPC分类号： G06K19/0723 ,  G06F21/75 ,  G06F21/755 ,  G06K19/07363 ,  G06K19/07771 ,  G06K19/07775

摘要： 本发明公开了集成电路和电子设备。一种集成电路包括：半导体电路层；形成在半导体电路层上的金属层，所述金属层之一是其中形成有有源屏蔽的金属层；以及通过在位于其中形成有有源屏蔽的金属层之下的金属层中的至少一个金属层中形成图案而形成的天线。所述半导体电路层包括：加密电路，其被配置为接收驱动电压并执行加密运算；电源电路，其被配置为向加密电路提供驱动电压；以及电路系统，其被配置为从外部电源接收电源电压。