公开(公告)号：EP2701073A1

公开(公告)日：2014-02-26

申请号：EP11864094.5

申请日：2011-04-18

申请人： Fujitsu Limited

发明人： YAMAUCHI, Hiromasa ,  YAMASHITA, Koichiro ,  SUZUKI, Takahisa ,  KURIHARA, Koji ,  OTOMO, Toshiya ,  ODATE, Naoki

IPC分类号： G06F15/167 ,  G06F12/08

CPC分类号： G06F9/52 ,  G06F9/3851 ,  G06F9/5027 ,  G06F11/1687 ,  G06F11/1695 ,  G06F12/0811 ,  G06F12/0842

摘要： A first OS (1) dispatches a first thread to a first CPU. The first OS (2) compares the access frequency of shared resources by the first thread and a first threshold. The first OS (3) judges a dependence relationship between the first thread and a second thread under execution by a second CPU. Upon that the access frequency is greater than the first threshold and that no dependence relationship exists (marked by x), the first OS (4) changes the setting of a clock generating circuit so that the phase of the clock to be supplied to the first CPU and the phase of the clock to be supplied to the second CPU are opposite to each other. The first OS (4) changes the setting of the clock generating circuit so that the frequency of the clock to be supplied to the shared resources will be twice as great as the frequency of the clock to be supplied to the first CPU.

摘要翻译： 第一个OS（1）将第一个线程调度到第一个CPU。 第一OS（2）将第一线程的共享资源的访问频率和第一阈值进行比较。 第一OS（3）判断由第二CPU执行的第一线程和第二线程之间的依赖关系。 因此，访问频率大于第一阈值，并且不存在依赖关系（由x标记），第一OS（4）改变时钟发生电路的设置，使得要提供给第一个时钟的时钟的相位 CPU和提供给第二CPU的时钟的相位彼此相反。 第一OS（4）改变时钟发生电路的设置，使得提供给共享资源的时钟的频率将是提供给第一CPU的时钟的频率的两倍。

公开(公告)号：EP2669805A1

公开(公告)日：2013-12-04

申请号：EP11857205.6

申请日：2011-01-25

申请人： Fujitsu Limited

发明人： YAMAUCHI, Hiromasa ,  YAMASHITA, Koichiro ,  SUZUKI, Takahisa ,  KURIHARA, Koji ,  OTOMO, Toshiya

IPC分类号： G06F12/00 ,  G06F9/50

CPC分类号： G11C7/1075 ,  G06F9/445 ,  G06F9/5016 ,  G06F12/0284 ,  G06F12/08 ,  G06F12/10 ,  G06F12/1009 ,  G06F12/1018 ,  G06F15/167 ,  G06F15/7807 ,  G06F2212/1016

摘要： Memory access contention by plural devices is prevented. A multi-core processor system (100) at time t3 designated by reference numeral (103) allocates processing executed by an app (#0) to a GPU (106) and allocates processing executed by an app (#1) to a CPU (#0). The multi-core processor system (100) then controls a memory controller (112) so that the GPU (106) accesses a storage area (115#0) as an area for app (#0), via a port (113#0) as a port for app (#0). The multi-core processor system (100) further controls the memory controller (112) so that the CPU (#0) accesses a storage area (115#1) as an area for app (#1), via a port (113#1) that is not the port for app (#0).

摘要翻译： 防止了多个设备的存储器访问争用。 在时间t3由参考数字（103）指定的多核处理器系统（100）将由应用程序（＃0）执行的处理分配给GPU（106），并将由应用（＃1）执行的处理分配给CPU（ ＃0）。 多核处理器系统（100）然后控制存储器控制器（112），使得GPU（106）经由端口（113＃0）访问作为应用程序（＃0）的区域的存储区域（115＃0） ）作为应用程序（＃0）的端口。 多核处理器系统（100）进一步控制存储器控制器（112），使得CPU（＃0）经由端口（113＃）访问作为应用程序（＃1）的区域的存储区域（115＃1） 1）这不是app（＃0）的端口。

公开(公告)号：EP2662771A1

公开(公告)日：2013-11-13

申请号：EP11855010.2

申请日：2011-01-07

申请人： Fujitsu Limited

发明人： YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  SUZUKI, Takahisa ,  KURIHARA, Koji

IPC分类号： G06F9/48 ,  G06F9/50

CPC分类号： G06F12/0815 ,  G06F3/065 ,  G06F9/3851 ,  G06F9/4843 ,  G06F9/5016 ,  G06F12/0284 ,  Y02D10/13 ,  Y02D10/22

摘要： Load distribution among multiple cores is achieved without altering an execution object for single core. A CPU (#0) detects, by a detecting unit (303), an assignment to a CPU (#1), of a child thread (302) that is generated from a parent thread (301) assigned to a CPU (#2). After the detection, the CPU (#0) determines whether the parent thread (301) and the child thread (302) operate exclusively of each other. If the parent thread (301) and the child thread (302) operate exclusively, the CPU (#0) copies copy-source data stored in a parent thread context area (311) onto a copied-parent thread context area (312). After the copying, the CPU (#0) calculates an offset value for an address of copy-destination data based on the destination address of the copied data and a predetermined value. After the calculation, the CPU (#0) notifies the CPU (#1) of the offset value for the destination address of the copied data by a notifying unit (307).

摘要翻译： 实现多个内核之间的负载分配，而不会改变单个核心的执行对象。 CPU（＃0）通过检测单元（303）检测从分配给CPU（＃2）的母线程（301）生成的子线程（302）的CPU（＃1）的分配 ）。 在检测之后，CPU（＃0）确定父线程（301）和子线程（302）是否彼此完全操作。 如果父线程（301）和子线程（302）独占操作，则CPU（＃0）将存储在父线程上下文区域（311）中的拷贝源数据复制到复制父线程上下文区域（312）。 在复制之后，CPU（＃0）基于复制数据的目的地址和预定值计算复制目的地数据的地址的偏移值。 计算后，CPU（＃0）通知CPU（＃1）通知单元（307）的复制数据的目的地地址的偏移值。

公开(公告)号：EP2657840A1

公开(公告)日：2013-10-30

申请号：EP10861165.8

申请日：2010-12-22

申请人： Fujitsu Limited

发明人： SUZUKI, Takahisa ,  YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji ,  HAYAKAWA, Fumihiko ,  ODATE, Naoki ,  HIRAKI, Tetsuo ,  OTOMO, Toshiya

IPC分类号： G06F9/48

CPC分类号： G06F1/324 ,  G06F1/3203 ,  G06F1/3243 ,  G06F1/3296 ,  G06F9/526 ,  Y02D10/126 ,  Y02D10/152 ,  Y02D10/172

摘要： When access contention by cores occurs at a device, processing performance is maintained and power consumption is reduced. A CPU (#0), via a detecting unit (307), detects the CPU (#0) and a CPU (#1), which form a predetermined core group that causes access contention at a device (#H0) in a device group (205). The CPU (#0), via an identifying unit (309), identifies the access contention state at the device (#H0) in the device group (205). The CPU (#0), from a clock frequency table (301), extracts according to the access contention state at the device (#H0), a clock frequency for the device (#H0) and a clock frequency for the CPUs (#0) and (#1). The CPU (#0) causes the device (#H0) to operate at the clock frequency for the device (#H0) and causes the CPUs (#0) and (#1) to operate at the clock frequency for the predetermined core group.

摘要翻译： 当核心访问争用发生在设备时，维护处理性能并降低功耗。 通过检测单元（307），CPU（＃0）检测在设备（＃H0）中形成访问争用的预定核心组的CPU（＃0）和CPU（＃1） 组（205）。 经由识别单元（309）的CPU（＃0）识别设备组（205）中的设备（＃H0）处的访问争用状态。 来自时钟频率表（301）的CPU（＃0）根据设备（＃H0）的访问竞争状态，设备的时钟频率（＃H0）和CPU的时钟频率（＃ 0）和（＃1）。 CPU（＃0）使设备（＃H0）以设备的时钟频率（＃H0）工作，并使CPU（＃0）和（＃1）以预定核心组的时钟频率工作 。

公开(公告)号：EP2587382A1

公开(公告)日：2013-05-01

申请号：EP10853634.3

申请日：2010-06-22

申请人： Fujitsu Limited

发明人： SUZUKI, Takahisa ,  YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji

IPC分类号： G06F12/08 ,  G06F9/46

CPC分类号： G06F12/0811 ,  G06F9/544 ,  G06F12/00 ,  G06F12/0808 ,  G06F12/0833 ,  G06F12/0842 ,  G06F12/1072 ,  G06F2212/1016 ,  G06F2212/1044 ,  G06F2212/283

摘要： When an OS (191) assigns a thread 2 to a CPU (102), the OS (191) updates identification information of an assignment destination CPU in an assignment destination CPU identification information field where output data in an output data field is "variable z" and identification information of an input destination thread in an input destination thread identification information field is "thread 2", to "CPU (102)". The OS (191) updates identification information of an assignment destination CPU in the assignment destination CPU identification information field where output data in the output data field is "variable x" and identification information of an input destination thread in the input destination thread identification information field is "thread 2", to "CPU (102)". When the OS (191) detects a request for writing the variable x, the OS (191) searches a table for identification information of an assignment destination CPU in the assignment destination CPU identification information field, using the variable x as a search key and thereby, identifies the identification information of an assignment destination CPU. Based on the result of identifying the identification information, the OS (191) stores the variable x in a distributed cache (112) of the CPU (102).

摘要翻译： 当OS（191）将线程2分配给CPU（102）时，OS（191）在分配目标CPU标识信息字段中更新分配目标CPU的标识信息，其中输出数据字段中的输出数据是“变量z “，并且输入目的地线程识别信息字段中的输入目的地线程的识别信息是”线程2“到”CPU（102）“。 OS（191）在输出目的地线程识别信息字段中的输出目的地线程的识别信息中，更新输出数据字段中的输出数据为“变量x”的分配目的地CPU识别信息字段中的分配目的地CPU的识别信息 是“线程2”，到“CPU（102）”。 当OS（191）检测到写入变量x的请求时，OS（191）使用变量x作为搜索关键字在分配目的地CPU识别信息字段中搜索分配目标CPU的识别信息 识别分配目的地CPU的识别信息。 基于识别识别信息的结果，OS（191）将变量x存储在CPU（102）的分布式缓存（112）中。

公开(公告)号：EP2892280B1

公开(公告)日：2018-10-24

申请号：EP12883842.2

申请日：2012-08-29

申请人： Fujitsu Limited

发明人： YAMAUCHI, Hiromasa ,  YAMASHITA, Koichiro ,  SUZUKI, Takahisa ,  KURIHARA, Koji ,  OTOMO, Toshiya ,  TERANISHI, Yuta

IPC分类号： H04W40/04 ,  H04W84/18 ,  H04L29/08 ,  H04W4/00 ,  H04W4/38 ,  H04W4/70 ,  H04W4/02

CPC分类号： H04Q9/00 ,  H04L67/04 ,  H04L67/1068 ,  H04L67/12 ,  H04L67/18 ,  H04W4/023 ,  H04W4/38 ,  H04W4/70 ,  H04W84/18

摘要： A sensor node (101-1) has no subsequent assignment-destination sensor node (101), when the execution of data processing is assigned to a sensor node (101-h) that can directly communicate with a parent device (102) (dashed-lined arrow), and the data processing is not completed by the assignment-destination sensor node (101-h). Thus, when unable to execute the data processing, the sensor node (101-1) requests a sensor node (101-m) that requires plural hops in communicating with the parent device (102) (solid lined arrow). Even when the data processing is not completed by the assignment-destination sensor node (101-m), the data processing can be completed by executing the data processing in stages by plural sensor nodes (101).

公开(公告)号：EP2626786A1

公开(公告)日：2013-08-14

申请号：EP10858110.9

申请日：2010-10-05

申请人： Fujitsu Limited

发明人： SUZUKI, Takahisa ,  YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji

IPC分类号： G06F9/48

CPC分类号： G06F9/30043 ,  G06F9/3009 ,  G06F9/3842 ,  G06F11/00 ,  G06F11/0724 ,  G06F11/1407 ,  G06F11/1438 ,  G06F2201/865 ,  G06F2209/5018

摘要： While a specific CPU saves state information, another CPU continues a process to implement continuous operation. A CPU (#0) detects, by a detecting unit (301), that a process (210) is executed. After the execution, the CPU (#0) generates, by a generating unit (302), a monitoring thread (211) saving state information (215) indicating an executed state of the process (210) and an executed state of threads (212) as threads to be monitored of the process (210). As a result, while the CPU (#0) is saving the state information (215), a CPU (#1) can execute a process (220) having no dependence on the process (210), to achieve continuous operation.

摘要翻译： 当特定CPU节省状态信息时，另一个CPU继续执行连续操作的过程。 CPU（＃0）由检测单元（301）检测到执行处理（210）。 执行后，CPU（＃0）由生成部（302）生成表示处理（210）的执行状态的保存状态信息（215）的监视线程（211）和线程（212）的执行状态 ）作为要监视进程（210）的线程。 结果，当CPU（＃0）保存状态信息（215）时，CPU（＃1）可以执行不依赖于处理（210）的处理（220），以实现连续操作。

公开(公告)号：EP2613269A1

公开(公告)日：2013-07-10

申请号：EP10856664.7

申请日：2010-08-30

申请人： Fujitsu Limited

发明人： YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  SUZUKI, Takahisa ,  KURIHARA, Koji

IPC分类号： G06F15/17 ,  G06F9/38

CPC分类号： G06F9/30043 ,  G06F8/441 ,  G06F8/451 ,  G06F8/458 ,  G06F9/30123 ,  G06F9/3828 ,  G06F9/3834 ,  G06F9/3851 ,  G06F9/3891 ,  G06F9/4856 ,  G06F12/0831

摘要： A CPU (#0) among a multi-core processor, by a detecting unit (502), detects a migration of a thread under execution by a CPU (#M) as a synchronization source core to a CPU (#N) as a synchronization destination core in the multi-core processor. After the detection, the CPU (#0), by an identifying unit (503), refers to a register dependency table (501) and identifies a particular register corresponding to the thread for which migration was detected. After the identification, the CPU (#0), by a generating unit (504), generates synchronization control information identifying the identified particular register and the synchronization destination core. A synchronization controller (505) communicably connected to the multi-core processor acquires the generated synchronization control information from the CPU (#0). The synchronization controller (505) then reads in the value of the particular register obtainable from the synchronization control information from the particular register of the CPU (#M) and writes the read-in value in the particular register of the CPU (#N).

摘要翻译： 通过检测单元（502），多核处理器中的CPU（＃0）检测作为同步源核心的CPU（#M）执行的线程在CPU（#N）中的迁移，作为 同步目标核心在多核处理器中。 在检测之后，通过识别单元（503）的CPU（＃0）参考寄存器依赖表（501），并且识别与检测到迁移的线程相对应的特定寄存器。 在识别之后，生成单元（504）的CPU（＃0）生成识别所识别的特定寄存器和同步目的地核心的同步控制信息。 可通信地连接到多核处理器的同步控制器（505）从CPU（＃0）获取所生成的同步控制信息。 同步控制器（505）然后从CPU（#M）的特定寄存器中读取可从同步控制信息获得的特定寄存器的值，并将读入值写入CPU（#N）的特定寄存器中， 。

公开(公告)号：EP2590083A1

公开(公告)日：2013-05-08

申请号：EP10854080.8

申请日：2010-06-30

申请人： Fujitsu Limited

发明人： SUZUKI, Takahisa ,  YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji

IPC分类号： G06F12/16 ,  G06F1/30 ,  G06F15/167

CPC分类号： G06F1/30 ,  G06F11/1004 ,  G06F11/1076 ,  G06F12/0646 ,  G06F12/0804 ,  G06F2211/1059 ,  G06F2212/1028 ,  G06F2212/254

摘要： After electrical power supply to a CPU #1 and a local memory 1 is suspended, a data restoration apparatus (110) restores contents of the local memory onto a shared memory (104) from redundant data as a process at step S1. For example, DATA 2 stored in the local memory 1 is restored from DATA 1, DATA 3, and Parity 1 and stored into an saving area #1 in the shared memory (104). After the restoration at step S1, the data restoration apparatus (110) reconstructs parity data according to the number of operating CPUs as a process at step S2.

摘要翻译： 在CPU＃1和本地存储器1的电力供应被暂停之后，作为步骤S1的处理，数据恢复装置（110）从冗余数据将本地存储器的内容恢复到共享存储器（104）。 例如，存储在本地存储器1中的DATA2从DATA1，DATA3和奇偶校验1恢复并存储到共享存储器（104）中的保存区＃1中。 在步骤S1恢复之后，数据恢复装置（110）根据操作CPU的数量重新构成奇偶校验数据，作为步骤S2的处理。

公开(公告)号：EP2581834A1

公开(公告)日：2013-04-17

申请号：EP10853202.9

申请日：2010-06-14

申请人： Fujitsu Limited

发明人： SUZUKI, Takahisa ,  YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji

IPC分类号： G06F12/08

CPC分类号： G06F12/0828 ,  G06F12/0815 ,  G06F12/0831 ,  G06F12/0837 ,  G06F12/0842 ,  G06F12/0875 ,  G06F2212/1024 ,  G06F2212/1028 ,  G06F2212/171 ,  G06F2212/452 ,  G06F2212/621 ,  Y02D10/13

摘要： A multi-core processor system (100) includes an executing unit (503) that establishes coherency of shared data values stored in a cache memory accessed by each CPU. The multi-core processor system (100) detects a first thread executed by a CPU (#0) using a detecting unit (504) and identifies a second thread under execution by a CPU (#1) other than the CPU (#0). After the identification, the multi-core processor system (100) determines via a determining unit (506) whether shared data commonly accessed by the first and the second threads is present. If the multi-core processor system (100) determines that no such shared data is present, the multi-core processor system (100) causes the executing unit (503) to stop establishing coherency between a snoop supporting cache (#0) corresponding to the CPU (#0) and a snoop supporting cache (#1) corresponding to the CPU (#1).

摘要翻译： 多核处理器系统（100）包括在执行单元（503）没有建立存储在由每个CPU访问的高速缓冲存储器共享的数据值的相关性。 多核处理器系统（100）检测CPU以外的由CPU执行的第一线程（＃0），使用检测单元（504）和由CPU识别正在执行的第二线程（＃1）（＃0） ， 识别之后，多核处理器系统（100）经由一个确定性挖掘单元（506）是否shareddata通常由第一和第二线程访问bestimmt存在。 如果bestimmt确实没有这样的共享数据的多核处理器系统（100）存在时，多核处理器系统（100）使所述执行单元（503）以停止建立探听之间的一致性支撑缓存（＃0）相对应的 的CPU（＃0）和一个探听支持高速缓存（＃1）对应的CPU（＃1）。