公开(公告)号：EP2765613A1

公开(公告)日：2014-08-13

申请号：EP14154710.9

申请日：2014-02-11

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMicroelectronics (Crolles 2) SAS ,  STmicroelectronics SA

发明人： Niebojewski, Heimanu ,  Morand, Yves ,  Vinet, Maud

IPC分类号： H01L29/786 ,  H01L29/66

CPC分类号： H01L29/6656 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/78603

摘要： La présente invention a notamment pour objet un procédé de fabrication d'un transistor comprenant la formation d'un empilement de couches de type semiconducteur-sur-isolant comportant au moins un substrat (112), surmonté d'une première couche isolante (114) et d'une couche active destinée à former un canal (180) pour le transistor, le procédé comprenant en outre la formation d'un empilement de grille sur la couche active et la réalisation d'une source et d'un drain, caractérisé en ce que la réalisation de la source et du drain comprend au moins les étapes suivantes:
la formation de part et d'autre de l'empilement de grille de cavités (440) par au moins une étape de gravure de la couche active, de la première couche isolante (114) et d'une partie du substrat (112) sélectivement à l'empilement de grille de manière à retirer la couche active, la première couche isolante (114) et une portion du substrat (112) en dehors de zones situées en dessous de l'empilement de grille,
la formation d'une deuxième couche isolante (118) comprenant la formation d'un film isolant sur les surfaces mises à nu du substrat (112), de manière à former avec la première couche isolante (114) une couche isolante (118);
la mise à nu des extrémités latérales du canal (180);
le remplissage des cavités (440) par épitaxie pour former la source et le drain.

摘要翻译： 该方法包括通过蚀刻活性层在空腔（440）的叠层的两侧上形成初始绝缘层（114）。 通过在初始衬底（112）的暴露表面上形成绝缘膜以形成具有第一绝缘层的空腔的连续绝缘层来形成连续绝缘层（118）。 由有源层的一部分形成的沟道（180）的侧端被暴露，并且通过从侧端通过外延形成源极和漏极，通过半导体材料填充空腔。

公开(公告)号：EP2765599A1

公开(公告)日：2014-08-13

申请号：EP14154715.8

申请日：2014-02-11

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMicroelectronics (Crolles 2) SAS ,  STmicroelectronics SA

发明人： Niebojewski, Heimanu ,  Morand, Yves ,  Vinet, Maud

IPC分类号： H01L21/84 ,  H01L29/786 ,  H01L21/762

CPC分类号： H01L21/28123 ,  H01L21/02532 ,  H01L21/02538 ,  H01L21/02645 ,  H01L21/02667 ,  H01L21/76205 ,  H01L21/7624 ,  H01L21/76248 ,  H01L21/84 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/78603

摘要： L'invention porte sur un procédé de fabrication d'un transistor comprenant la préparation d'un empilement de couches de type semi-conducteur sur isolant comportant au moins un substrat (112) sur lequel est disposé successivement une couche isolante (114) et une couche semi-conductrice initiale (312), caractérisé en ce qu'il comprend :
- la formation d'au moins un plot d'oxyde (311) s'étendant depuis une face supérieure de la couche isolante (114), la formation d'au moins un plot d'oxyde (311) comprenant les étapes suivantes :
• la formation d'au moins une cavité dans la couche semi-conductrice initiale (312) par gravure ;
• la formation d'une couche d'oxyde en surface dudit empilement de couches SOI réalisée de manière à ce que dans le fond des cavités le film d'oxyde formé s'étende au moins jusqu'à la couche isolante (114) ;
• un retrait partiel du film d'oxyde de manière à mettre à nu la couche semi-conductrice initiale (312) en dehors de la cavité et à conserver une partie au moins du film d'oxyde dans la cavité pour laisser en place un plot d'oxyde (311) s'étendant depuis la couche isolante (114);

- la formation d'une couche additionnelle en matériau semi-conducteur (313) recouvrant le plot d'oxyde 311 et destinée à former un canal pour le transistor ;
- la formation d'un empilement de grille à l'aplomb du plot d'oxyde (311);
- la formation d'une source et d'un drain de part et d'autre du plot d'oxyde.

摘要翻译： 该方法包括通过在初始半导体层中形成空腔并在绝缘体层上的堆叠半导体的表面上形成氧化物层，并通过部分去除形成从绝缘层（114）的上表面延伸的氧化物接触（311） 的氧化膜。 形成附加的半导体材料层以覆盖接触并形成晶体管（200）的沟道。 栅极堆叠（160）形成在触点的顶部，并且源极和漏极形成在栅极堆叠的两侧。

公开(公告)号：EP2763177A1

公开(公告)日：2014-08-06

申请号：EP14153839.7

申请日：2014-02-04

申请人： STmicroelectronics SA ,  STMicroelectronics (Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Niebojewski, Heimanu ,  Morand, Yves ,  Le Royer, Cyrille

IPC分类号： H01L29/49 ,  H01L29/423 ,  H01L21/28 ,  H01L29/66

CPC分类号： H01L29/49 ,  H01L21/28008 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/4925 ,  H01L29/4991 ,  H01L29/6653

摘要： L'invention concerne un transistor MOS comprenant, au-dessus d'un isolant de grille (4), un empilement conducteur de grille (6-7) ayant une hauteur, une longueur et une largeur, cet empilement ayant une partie basse (6) voisine de l'isolant de grille et une partie haute (7 ; 27 ; 50), dans lequel ledit empilement a une première longueur (L1) dans sa partie basse, et une deuxième longueur (L2) inférieure à la première longueur dans sa partie haute.

摘要翻译： 晶体管具有导电栅堆叠，其包括靠近栅极绝缘体（4）的下部和上部。 堆叠的上部和下部包括两个不同的长度，其中上部长度比下部长度短。 上部长度为下部长度的0.3〜0.9倍左右。 该叠层与限定真空间隔物（10）的电介质间隔物相邻。 下部包括金属层的一部分，并且上部包括掺杂半导体层的一部分。 堆叠的下部包括掺杂多晶硅层的层，并且上部包括掺杂的多晶硅 - 锗层。 还包括用于制造MOS晶体管的方法的独立权利要求。

公开(公告)号：EP2765607A1

公开(公告)日：2014-08-13

申请号：EP14154719.0

申请日：2014-02-11

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMicroelectronics (Crolles 2) SAS ,  STmicroelectronics SA

发明人： Vinet, Maud ,  Morand, Yves ,  Niebojewski, Heimanu

IPC分类号： H01L27/12 ,  H01L21/762 ,  H01L29/66

CPC分类号： H01L29/66477 ,  H01L21/02236 ,  H01L21/02667 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/7624 ,  H01L21/76248 ,  H01L21/76272 ,  H01L21/76278 ,  H01L21/84 ,  H01L27/1207

摘要： La présente invention propose notamment un procédé de réalisation d'une couche semi-conductrice (146) présentant au moins deux épaisseurs différentes (T Si1 , T Si2 ) à partir d'un empilement de type semi-conducteur sur isolant comportant au moins un substrat (112) sur lequel sont disposées successivement une couche isolante (114) et une première couche semi-conductrice, le procédé comprenant au moins une séquence comportant les étapes suivantes:
• gravure de la première couche semi-conductrice de manière à ce que la première couche semi-conductrice soit continue et comprenne au moins une première zone dont l'épaisseur (t Si1 ) est inférieure à l'épaisseur (t Si2 ) d'au moins une deuxième zone ;
• oxydation de la première couche semi-conductrice pour former un film d'oxyde électriquement isolant à la surface de la première couche semi-conductrice de manière à ce que dans la première zone le film d'oxyde s'étende jusqu'à la couche isolante (114) ;
• retrait partiel du film d'oxyde de manière à mettre à nu la première couche semi-conductrice en dehors de la première zone ;
• formation sur l'empilement de couches d'une deuxième couche semi-conductrice de manière à former avec la première couche semi-conductrice une troisième couche semi-conductrice continue (146) et présentant des épaisseurs différentes (T Si1 , T Si2 ).

摘要翻译： 该方法包括雕刻和氧化的半导体层，以形成在电绝缘氧化膜上检查的层的表面做了膜延伸到并且不延伸到在一个区域的绝缘层（114）。 将电影部分取出，以暴露所述第一区域之外的半导体层，并保持在该区域的膜的一部分。 第二半导体层的层的堆叠上形成，以形成具有与所述第一半导体层不同厚度的第三连续半导体层（146）。 因此独立claimsoft包括用于制造晶体管的方法。

公开(公告)号：EP1978547A1

公开(公告)日：2008-10-08

申请号：EP08103299.7

申请日：2008-04-01

申请人： STMICROELECTRONICS SA ,  STMicroelectronics (Crolles 2) SAS

发明人： Bensahel, Daniel-Camille ,  Morand, Yves

IPC分类号： H01L21/20

CPC分类号： H01L21/22 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/02664 ,  H01L21/30604 ,  H01L21/3065 ,  H01L29/36 ,  H01L29/66659

摘要： Procédé de fabrication d'un dispositif semiconducteur, comprenant la formation au sein d'un substrat semiconducteur (1) d'au moins une région continue (4) formée d'un matériau présentant une composition non uniforme dans une direction sensiblement perpendiculaire à l'épaisseur du substrat (1).

摘要翻译： 用于制造半导体器件的方法，包括形成连续区域：如在一个半导体衬底（1）的芯半导体合金的连续层（4），和蚀刻所述连续区域的上表面上。 半导体合金的区域垂直于厚度的基板的具有沿（5）不同的组成。 连续层完全延伸呼叫或部分在平行于基板的厚度的方向上，并分别具有不同的合金组合物。 不同的组合物形成的浓度梯度。 用于制造半导体器件的方法，包括形成连续区域：如在一个半导体衬底（1）的芯半导体合金的连续层（4），和蚀刻所述连续区域的上表面上。 半导体合金的区域垂直于厚度的基板的具有沿（5）不同的组成。 连续层完全延伸呼叫或部分在平行于基板的厚度的方向上，并分别具有不同的合金组合物。 不同组合物形成合金成分的浓度梯度。 所述半导体区域的形成包括连续形成的腔体的垂直壁在基板的腔和形成为合金层的堆叠。 该空腔是通过向合金以及扩散退火剂以形成在邻近空腔中的基板的一部分填充。 蚀刻具有在组合物中的功能不同的特性。 一个独立的claimsoft包括用于半导体器件。

公开(公告)号：EP2854180A1

公开(公告)日：2015-04-01

申请号：EP14186271.4

申请日：2014-09-24

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMicroelectronics (Crolles 2) SAS ,  STmicroelectronics SA

发明人： Niebojewski, Heimanu ,  Le Royer, Cyrille ,  Morand, Yves ,  Rozeau, Olivier

IPC分类号： H01L29/49 ,  H01L29/51 ,  H01L29/66

CPC分类号： H01L29/515 ,  H01L29/0843 ,  H01L29/4983 ,  H01L29/4991 ,  H01L29/51 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/66628 ,  H01L29/78

摘要： L'invention concerne un transistor MOS dont la couche d'isolant de grille (10) en un matériau à forte constante diélectrique se prolonge, à épaisseur constante, sous et en contact d'espaceurs à faible constante diélectrique (7).

公开(公告)号：EP2800135A1

公开(公告)日：2014-11-05

申请号：EP14166685.9

申请日：2014-04-30

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

发明人： Barraud, Sylvain ,  Morand, Yves

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L29/78 ,  H01L29/786

CPC分类号： H01L29/0673 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0669 ,  H01L29/413 ,  H01L29/785 ,  H01L29/78648 ,  H01L29/78696 ,  H01L51/057 ,  H01L51/444 ,  H01L2924/13061 ,  H01L2924/13086

摘要： Réalisation d'un dispositif microélectronique sur un substrat de type semi-conducteur sur isolant, le dispositif étant doté d'un transistor d'un type donné dont la structure de canal est formée de barreau(x) semi-conducteur(s), une zone diélectrique différente de la couche isolante du substrat étant prévue, en remplacement de la couche isolante, en regard de la structure de canal du transistor, spécifiquement pour ce type donné de transistor.

公开(公告)号：EP2453470B1

公开(公告)日：2016-12-07

申请号：EP11354065.2

申请日：2011-11-09

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

发明人： Desplobain, Sébastien ,  Gaillard, Frederic-Xavier ,  Morand, Yves ,  Nemouchi, Fabrice

IPC分类号： H01L21/306 ,  B81B1/00

CPC分类号： H01L21/306 ,  B81C1/0038 ,  B81C2201/0109 ,  B81C2201/0115

公开(公告)号：EP2453470A1

公开(公告)日：2012-05-16

申请号：EP11354065.2

申请日：2011-11-09

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

发明人： Desplobain, Sébastien ,  Gaillard, Frederic-Xavier ,  Morand, Yves ,  Nemouchi, Fabrice

IPC分类号： H01L21/306 ,  B81B1/00

CPC分类号： H01L21/306 ,  B81C1/0038 ,  B81C2201/0109 ,  B81C2201/0115

摘要： Le procédé de formation d'une structure multicouches sur un substrat comprend la prévision d'un empilement comprenant successivement une couche de blocage de trous d'électrons, une première couche (6) en matériau semi-conducteur dopé de type N ayant une concentration en éléments dopants supérieure ou égale à 10 18 atomes/cm 3 ou dopé de type P, et une deuxième couche en matériau semi-conducteur de nature différente. Un plot de contact électrique latéral (12) entre la première couche (6) et le substrat est réalisé et le matériau de la première couche est soumis à un traitement anodique dans un électrolyte (18).

摘要翻译： 该方法包括提供连续包含电子空穴阻挡层的叠层，由掺杂浓度大于或等于10倍18原子/立方厘米或P掺杂半导体材料的N掺杂半导体材料制成的层（6），以及 由不同性质的半导体材料制成的另一层（8）。 在前一层和基底之间形成横向电接触焊盘（12）。 前一层的材料在电解质（18）即氢氟酸基电解质中进行阳极处理。

公开(公告)号：EP2650911A1

公开(公告)日：2013-10-16

申请号：EP13162988.3

申请日：2013-04-09

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

发明人： Morand, Yves ,  Baudot, Charles ,  Nemouchi, Fabrice

IPC分类号： H01L21/285

CPC分类号： H01L21/02381 ,  H01L21/28518

摘要： La présente demande concerne un procédé de réalisation d'un dispositif microélectronique comportant une pluralité de zones à base d'un composé de matériau métallique et de matériau semi-conducteur, à partir de zones semi-conductrices (104, 108) à base de matériaux semi-conducteurs différents et sur lesquelles une fine couche semi-conductrice (112) est formée préalablement au dépôt d'une couche métallique afin d'abaisser la barrière de nucléation des zones semi-conductrices réagissant avec la couche métallique (116).

摘要翻译： 该方法包括在载体上形成与两个半导体材料接触的薄半导体层。 选择层的厚度和材料，使得薄半导体层具有低于半导体材料的半导体区的成核势垒的成核势垒。 金属层沉积在薄半导体层上。 在给定的持续时间和在给定的温度下进行退火以在第一半导体区上形成第一区域（134），在第二半导体区域上形成第二区域（138）。