Abstract:
Die Erfindung betrifft eine Pegelwandlerschaltung (1) umfassend mindestens einen ersten Halbleiterschalter (T1) und einen zweiten Halbleiterschalter (T2). Schaltstrecken (CE; DS) der Halbleiterschalter (T1, T2) sind in Reihe zueinander angeordnet. Eine erste Eingangsspannung (VHV) liegt an einem Kontakt (C; D) der Schaltstrecke (CE; DS) des ersten Halbleiterschalters (T1) an. Zwischen einem Schalteingang (B; G) und dem ersten Kontakt (C; D) der Schaltstrecke (CE; DS) des ersten Halbleiterschalters (T1) ist ein erstes Widerstandselement (R1) geschaltet. An einem Ausgang (3) der Pegelwandlerschaltung (1) liegt ein Ausgangssignal an. Um eine hohe Schaltgeschwindigkeit und eine niedrige statische Verlustleistung der Schaltung (1) zu realisieren, wird vorgeschlagen, dass zwischen dem zweiten Kontakt (E; S) des ersten Halbleiterschalters (T1) und dem ersten Kontakt (C; D) des zweiten Halbleiterschalters (T2) einerseits und dem Steuereingang (B; G) des ersten Halbleiterschalterschalters (T1) andererseits eine Parallelschaltung umfassend einen Kondensator (C) und ein zweites Schaltelement (S2; T4) geschaltet ist und dass eine über ein erstes Schaltelement (S1; D1) geschaltete zweite Eingangsspannung (VDD), die kleiner als die erste Eingangsspannung (VHV) ist, an einem Kontakt des Kondensators (C) anliegt.
Abstract:
A solenoid driver control circuit in which solenoid current is sensed comparator means comprising two separate comparators (24, 25) receives the solenoid current sensed signal (45) and maximum and minimum reference threshold levels which determine maximum and minimum current limits (Imax, Imin; Hmax, Hmin) for solenoid current during pull-in excitation and hold excitation. Pull-in time (T1) is defined by a monostable multivibrator (33) reacting to a control pulse (41) to produce a predetermined pull-in time pulse (41) to produce a predetermined pull-in time pulse (43) independent of sensed solenoid current. During pull-in time a boost driver switch (53) applies high boost voltage to a power source terminal (16) which supplies solenoid current, and in response to achieving the maximum pull-in current limit (Imax) lower battery voltage is provided at the power source terminal. If the maximum pull-in current limit does not occur within a predetermined time (tb1) after pull-in initiation, then the lower battery voltage is applied to the power source terminal.
Abstract:
Die Erfindung betrifft eine Pegelwandlerschaltung (1) umfassend mindestens einen ersten Halbleiterschalter (T1) und einen zweiten Halbleiterschalter (T2). Schaltstrecken (CE; DS) der Halbleiterschalter (T1, T2) sind in Reihe zueinander angeordnet. Eine erste Eingangsspannung (VHV) liegt an einem Kontakt (C; D) der Schaltstrecke (CE; DS) des ersten Halbleiterschalters (T1) an. Zwischen einem Schalteingang (B; G) und dem ersten Kontakt (C; D) der Schaltstrecke (CE; DS) des ersten Halbleiterschalters (T1) ist ein erstes Widerstandselement (R1) geschaltet. An einem Ausgang (3) der Pegelwandlerschaltung (1) liegt ein Ausgangssignal an. Um eine hohe Schaltgeschwindigkeit und eine niedrige statische Verlustleistung der Schaltung (1) zu realisieren, wird vorgeschlagen, dass zwischen dem zweiten Kontakt (E; S) des ersten Halbleiterschalters (T1) und dem ersten Kontakt (C; D) des zweiten Halbleiterschalters (T2) einerseits und dem Steuereingang (B; G) des ersten Halbleiterschalterschalters (T1) andererseits eine Parallelschaltung umfassend einen Kondensator (C) und ein zweites Schaltelement (S2; T4) geschaltet ist und dass eine über ein erstes Schaltelement (S1; D1) geschaltete zweite Eingangsspannung (VDD), die kleiner als die erste Eingangsspannung (VHV) ist, an einem Kontakt des Kondensators (C) anliegt.
Abstract:
An example apparatus, system, and method for sampling in an interleaved sampling circuit having multiple channels. In an embodiment, an input clock is used to synchronize the transitions of sampling clocks from a first to second voltage level, relative to one another. The sampling clocks are input to a sampling circuit. The input clock switches a common switch that pulls each sampling clock to the second voltage level through a common path on input clock transitions from a first to a second clock state. The transition from the first to a second voltage level of each sampling clock triggers a sample taken on one of the channels. The first voltage level may be boosted to drive switches on in the sampling circuit. Synchronizing transitions of the outputs through the common switch and common path reduces timing mismatch between the sampling clocks controlling the channels.
Abstract:
An improved solenoid driver control circuit is disclosed in which solenoid current is sensed and provided as an input to a comparator means comprising two separate comparators (24, 25). The comparator means receives a solenoid current sense signal (45) and maximum and minimum reference threshold levels which determine maximum and minimum current limits (I max , I min ;.H max , H min ) for solenoid current during initial pull-in excitation and subsequent hold excitation. Pull-in time (T₁) is defined by a monostable multivibrator (33) reacting to a control pulse (41) to produce a predetermined pull-in time pulse (43) such that the pull-in time is independent of sensed solenoid current. During pull-in time a boost driver switch (53) applies high boost voltage to a power source terminal (16) which supplies solenoid current, and in response to achieving the maximum pull-in current limit (I max ) lower battery voltage is provided at the power source terminal. If the maximum pull-in current limit does not occur within a predetermined time (t b1 ) after pull-in initiation (at t₀), then the lower battery voltage is applied to the power source terminal at that time. The above configuration insures rapid initial solenoid response while minimizing power dissipation and circuit stress.
Abstract:
La présente description concerne un circuit de pilotage d'un premier transistor de puissance (401) HEMT de type e-mode adapté à recevoir une tension maximale de 650 V entre son drain et sa source, ledit circuit étant formé dans et sur un substrat semiconducteur monolithique ayant une face recouverte d'une couche de Nitrure de Gallium, et comprenant au moins un deuxième transistor (T2205) de type e-mode adapté à transmettre directement une tension de commande à la grille du premier transistor (401) et dont l'aire est supérieure à 5 mm2.