電子デバイス
    71.
    发明专利
    電子デバイス 有权
    电子设备

    公开(公告)号:JP2015084386A

    公开(公告)日:2015-04-30

    申请号:JP2013222589

    申请日:2013-10-25

    Abstract: 【課題】水分の侵入を防ぐ事により貫通電極が腐食する事を防止するとともに、ベース基板への応力緩和を可能とする電子デバイスを提供する。 【解決手段】本発明の電子デバイスは、複数の貫通電極が形成される絶縁性のベース基板と、前記貫通電極と電気的に接続し、前記ベース基板の一方の表面に実装される電子素子と、前記電子素子を収容し前記ベース基板の前記一方の表面に接合される蓋体と、前記ベース基板の他方の表面に露出する前記貫通電極の端面から前記端面の周囲の前記他方の表面まで覆う外部電極と、を備え、前記外部電極は、前記端面から前記端面の周囲の前記他方の表面まで覆う導電膜と、前記導電膜の表面に電解メッキ法により形成される第1の電解メッキ膜と、前記第1の電解メッキ膜の表面に電解メッキ法により形成される第2の電解メッキ膜とを有し、前記第2の電解メッキ膜は、スズ又はスズ合金で形成されることを特徴とする。 【選択図】図1

    Abstract translation: 要解决的问题:提供一种允许通过防止湿气侵入而防止通孔腐蚀的电子设备,并且还允许在基底基板上松弛应力。本发明的电子设备是 设置有:具有形成在其中并具有绝缘性的多个贯通电极的基底基板; 电连接到所述贯通电极并安装在所述基底基板的一个表面上的电子元件; 容纳所述电子元件并与所述基底基板的一个表面接合的盖; 以及从所述基底基板的另一面露出的所述贯通电极的端面的端面的周围的另一表面的一部分覆盖的外部电极。 外部电极包括:从端面到端面的另一表面的一部分覆盖的导电膜; 通过电解镀法形成在导电膜的表面上的第一电解镀膜; 以及通过电解电镀法形成在第一电解镀膜的表面上的第二电解镀膜。 第二电解镀膜由锡或锡合金形成。

    めっき品及びその製造方法
    72.
    发明专利
    めっき品及びその製造方法 有权
    镀敷品及其制造的方法

    公开(公告)号:JPWO2013094766A1

    公开(公告)日:2015-04-27

    申请号:JP2013550365

    申请日:2012-12-22

    Abstract: 導電性金属からなる基材の上に多層めっき皮膜が形成されためっき品であって、前記基材の上に、Ni又はCuを主成分とする多孔質めっき層と、Au又はAgを主成分とする表面めっき層とをこの順序で有し、前記多層めっき皮膜の表面に多数の孔が形成されてなることを特徴とする。このとき、前記多孔質めっき層と前記表面めっき層との間に酸化Ni又は酸化Cuからなる酸化物層を、さらに有することが好ましい。また、前記孔における表面めっき層の厚さが凸部における表面めっき層の厚さよりも薄いことも好ましい。これによって、優れた耐食性を有し、かつ低コストのめっき品を提供することができる。

    Abstract translation: 在由形成有电镀产品的多层镀膜的导电性金属构成的基板,在所述基板上的主要成分,和一个多孔涂层主要由Ni或Cu,Au或Ag的 和一个与表面镀以该顺序,其中,在所述多层镀膜的表面上形成的多个孔的层。 此时,表面之间Ni或Cu氧化物的氧化物的氧化物层镀层和多孔镀层优选进一步具有。 表面的厚度镀覆层中的所述孔是薄,还优选大于表面的厚度在凸部镀层。 这使得有可能提供具有优异的耐腐蚀性,和低成本的电镀产品。

    Test piece and a method of manufacturing the same

    公开(公告)号:JP5567172B2

    公开(公告)日:2014-08-06

    申请号:JP2013051281

    申请日:2013-03-14

    Inventor: 玉麟 林

    Abstract: Disclosed are a test piece and the manufacturing method thereof The test piece includes an insulating substrate and a circuit pattern structure formed on the insulating substrate, wherein circuit pattern structure includes a first metal pattern layer, a second metal pattern layer, a third metal pattern layer, a fourth metal pattern layer, and a fifth metal pattern layer. The first metal pattern layer, the second metal pattern layer, the third metal pattern layer, the fourth metal pattern layer, and the fifth metal pattern layer have same pattern shapes and positions thereof are overlapping in a plane. The first metal pattern layer and the second metal pattern layer are nano-metal films formed by vacuum coating, therefore, the test piece has excellent uniformity of film and low resistance to provide a stable test current to prevent the judging mistakes and to improve the test efficiency.

    Wiring circuit board and a method of manufacturing the same

    公开(公告)号:JP5351830B2

    公开(公告)日:2013-11-27

    申请号:JP2010117819

    申请日:2010-05-21

    CPC classification number: H05K1/118 H05K1/147 H05K2201/0338 Y10T29/49162

    Abstract: A wired circuit board includes an insulating layer, and a first conductive pattern and a second conductive pattern formed on the insulating layer. The first conductive pattern includes a first outer terminal on which a metal plating layer is provided, a first inner terminal to be solder connected, and a first wire which connects the first outer terminal and the first inner terminal. The second conductive pattern includes a second outer terminal to be solder connected, a second inner terminal to be solder connected, and a second wire which connects the second outer terminal and the second inner terminal. The first inner terminal and the second inner terminal are arranged in opposed relation with each other so as to be solder connected to the common electric component and preflux processing is performed thereon, and a metal plating layer is provided on the second wire.

Patent Agency Ranking