-
公开(公告)号：JP2019057589A
公开(公告)日：2019-04-11
申请号：JP2017180607
申请日：2017-09-20
Applicant: トヨタ自動車株式会社 , 学校法人トヨタ学園
IPC: H01L29/868 , H01L29/06 , H01L29/47 , H01L29/872 , H01L29/861
Abstract: 【課題】ヘテロ接合型スーパージャンクション構造を有するダイオードにおいて、半導体積層体の2次元正孔ガス層とn型半導体領域の間の電界集中を緩和する技術を提供する。 【解決手段】ヘテロ接合型スーパージャンクション構造を有するダイオード1であって、2次元正孔ガス層(2DHG)とn型半導体領域104は、第1絶縁性領域202によって直接的に接しないように構成されている。 【選択図】図1
-
公开(公告)号：JP2016207890A
公开(公告)日：2016-12-08
申请号：JP2015089535
申请日：2015-04-24
Applicant: トヨタ自動車株式会社 , 学校法人トヨタ学園
IPC: H01L29/778 , H01L29/812 , H01L21/336 , H01L29/78 , H01L21/338
Abstract: 【課題】亀裂や欠陥等の発生を抑制すると共に、オン抵抗の小さいヘテロ接合半導体装置を提供する。 【解決手段】半導体を含むチャネル層10と、チャネル層10上にチャネル層10よりバンドギャップの大きい半導体を含むバリア層12と、を備え、バリア層12は、チャネル層10に接する結晶構造が均一な半導体層からなる第1バリア層12aと第1バリア層12aよりもチャネル層10に対する応力が小さい第2バリア層12bとを含むヘテロ接合半導体装置とする。 【選択図】図1
Abstract translation: 甲抑制裂纹或缺陷的产生，以提供导通电阻小的异质结的半导体器件。 含有半导体沟道层10，其包括比所述沟道层10上的沟道层10的大型半导体带隙的阻挡层12包括一阻挡层12是均匀的晶体结构与沟道层10接触 包括第二势垒层12b的应力到沟道层10制成的半导体层的第一势垒层12a和异质结半导体器件的和大于第一势垒层12a小。 点域1
-
公开(公告)号：JP6831312B2
公开(公告)日：2021-02-17
申请号：JP2017180607
申请日：2017-09-20
Applicant: トヨタ自動車株式会社 , 学校法人トヨタ学園
IPC: H01L29/868 , H01L29/06 , H01L29/47 , H01L29/872 , H01L29/861
-
公开(公告)号：JP2019117919A
公开(公告)日：2019-07-18
申请号：JP2018041714
申请日：2018-03-08
Applicant: トヨタ自動車株式会社 , 学校法人トヨタ学園
IPC: H01L29/778 , H01L29/812 , H01L21/337 , H01L29/808 , H01L21/338
Abstract: 【課題】ヘテロ接合型スーパージャンクション構造を有する半導体装置において、半導体積層体の2次元電子ガス層と2次元正孔ガス層を良好に空乏化させる技術を提供する。 【解決手段】ヘテロ接合型スーパージャンクション構造を有する半導体装置1Aであって、ドレイン部1D及びソース部1Sは、2次元電子ガス層(2DEG)と2次元正孔ガス層(2DHG)のうちの一方に電気的に接続しており、ゲート部1Gは、絶縁性領域によって2次元電子ガス層(2DEG)と2次元正孔ガス層(2DHG)のうちの一方に直接的に接しないように構成されている。 【選択図】図1
-
公开(公告)号：JP2018046248A
公开(公告)日：2018-03-22
申请号：JP2016181959
申请日：2016-09-16
Applicant: トヨタ自動車株式会社
Inventor： 長里 喜隆
IPC: H01L21/336 , H01L29/12 , H01L29/78
Abstract: 【課題】 窒化物半導体層を有するスイッチング素子のチャネル抵抗を低減することが可能な技術を提供する。 【解決手段】 スイッチング素子の製造方法であって、窒化物半導体基板上にn型窒化物半導体層を堆積する工程と、前記n型窒化物半導体層上に第1p型窒化物半導体層を堆積する工程と、前記第1p型窒化物半導体層上に第1ゲート絶縁膜を堆積する工程と、前記第1ゲート絶縁膜上にゲート電極を堆積する工程と、前記ゲート電極上に第2ゲート絶縁膜を堆積する工程と、前記第2ゲート絶縁膜上に第2p型窒化物半導体層を堆積する工程と、前記第1ゲート絶縁膜に隣接するチャネル部及び前記第2ゲート絶縁膜に隣接するチャネル部と導通可能なn型のソース領域を形成する工程を有する。 【選択図】図1
-
Patent Agency Ranking
公开(公告)号：JP2020136320A
公开(公告)日：2020-08-31
申请号：JP2019023826
申请日：2019-02-13
Applicant: 株式会社豊田中央研究所 , トヨタ自動車株式会社
IPC: H01L29/12 , H01L21/336 , H01L29/78
Abstract: 【課題】JFET領域を有するプレーナゲート構造の窒化物半導体縦型MOSFETに関し、耐圧の確保と低いオン抵抗の両立を図る。 【解決手段】半導体装置10は、n型のドリフト層4、p型の一対のボディ領域5a、5b、n型のJFET領域7、ゲート電極8を備えている。一対のボディ領域5a、5bは、ドリフト層4の上に設けられている。JFET領域7は、ドリフト層4の上であって一対のボディ領域5a、5bの間に設けられている。ゲート電極8は、絶縁膜12を挟んで一対のボディ領域5a、5bとJFET領域7に対向している。JFET領域7の中に、酸素が含まれているとともにJFET領域7よりもn型の不純物濃度が高い高濃度領域13が設けられている。高濃度領域13では電流が流れ易くなるためオン抵抗が下がる。一方、高濃度領域13以外のJFET領域7では電界強度が高くならないので耐圧が確保される。 【選択図】図1
-
公开(公告)号：JP2020080369A
公开(公告)日：2020-05-28
申请号：JP2018212883
申请日：2018-11-13
Applicant: 株式会社豊田中央研究所 , トヨタ自動車株式会社
IPC: H01L29/78 , H01L29/12 , H01L21/336
Abstract: 【課題】窒化物半導体層を備える半導体装置において、イオン注入技術を用いないで電界緩和領域を形成する技術が必要とされている。 【解決手段】半導体装置の製造方法は、第1導電型のドリフト領域上に第2導電型のボディ領域が設けられている窒化物半導体層を準備する工程と、前記ボディ領域を貫通して前記ドリフト領域に達する深さを有する溝を形成する工程と、結晶成長技術を利用して、前記溝内に第1導電型の窒化物半導体を結晶成長させてJFET領域を形成する工程であって、前記JFET領域の表面に前記ボディ領域の表面よりも深い位置まで侵入するテーパ溝を残存させる、工程と、結晶成長技術を利用して、前記テーパ溝内に第2導電型の窒化物半導体を結晶成長させて電界緩和領域を形成する工程と、を備えている。 【選択図】図1
-
公开(公告)号：JP2019057650A
公开(公告)日：2019-04-11
申请号：JP2017181732
申请日：2017-09-21
Applicant: トヨタ自動車株式会社 , 株式会社豊田中央研究所
IPC: H01L29/861 , H01L29/868 , H01L21/329 , H01L29/06
Abstract: 【課題】終端領域のリセスに向けて延びているフィールドプレート構造を備える半導体装置において、電極の成膜不良による段切れが抑えられる技術を提供する。 【解決手段】リセス40の側面44は、平面で構成されている平面部分44aと、曲面で構成されている曲面部分44bと、を有する。フィールドプレート構造は、リセス40の底面42からリセス40の平面部分44a及び曲面部分44bを超えて半導体層10の素子領域10Aの表面の一部にまで延びている絶縁膜30と、半導体層10の素子領域10Aの表面に接するとともに、半導体層10の素子領域10Aの表面から少なくともリセス40の曲面部分44b上に配置されている絶縁膜30を超えて延びているアノード電極24と、を有する。リセス40の曲面部分44bは、アノード領域16の側面に形成されている。 【選択図】 図1
-
-
公开(公告)号：JP2020061518A
公开(公告)日：2020-04-16
申请号：JP2018193421
申请日：2018-10-12
Applicant: トヨタ自動車株式会社 , 株式会社豊田中央研究所
IPC: H01L29/12 , H01L21/336 , H01L21/20 , H01L29/78
Abstract: 【課題】窒化物半導体層を備える半導体装置において、イオン注入技術を用いないでソース領域を形成する技術が必要とされている。 【解決手段】半導体装置の製造方法は、第1導電型のドリフト領域上に第2導電型のボディ領域が設けられている窒化物半導体層を準備する工程と、前記ボディ領域を貫通して前記ドリフト領域に達する深さを有するJFET領域用溝と、前記ボディ領域を貫通しない深さを有するソース領域用溝を形成する工程と、結晶成長技術を利用して、前記JFET領域用溝及び前記ソース領域用溝内に第1導電型の窒化物半導体を結晶成長させ、前記JFET領域用溝内にJFET領域を形成するとともに、前記ソース領域用溝内にソース領域を形成する工程と、を備える。 【選択図】図1
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.029 seconds)
