半導体記憶装置
    6.
    发明专利

    公开(公告)号:JP2019164868A

    公开(公告)日:2019-09-26

    申请号:JP2018052849

    申请日:2018-03-20

    Abstract: 【課題】読み出しエラーを抑制する。 【解決手段】半導体記憶装置は、第1トランジスタTと第1キャパシタCとからなる第1メモリセルMCと、前記第1メモリセルの第1端子に接続される第1端子を含む第2トランジスタ/TAと、前記第1メモリセルの第2端子に接続される第1ビット線BLと、前記第2トランジスタの第2端子に接続される第2ビット線/BLと、前記第1メモリセルの書き込み動作において、前記第1トランジスタをオンにし、かつ前記第2トランジスタをオフにし、前記第1メモリセルの読み出し動作において、前記第1トランジスタおよび前記第2トランジスタをオンにするコントローラ12と、を具備する。 【選択図】 図7

    半導体装置
    7.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2018174353A

    公开(公告)日:2018-11-08

    申请号:JP2018139235

    申请日:2018-07-25

    Inventor: 齋藤 利彦

    CPC classification number: G11C16/02 G11C11/404 H01L29/94

    Abstract: 【課題】デプレッション型トランジスタを用いて構成される記憶素子を有する半導体装置 であっても、正確な情報の保持を可能にすること。 【解決手段】あらかじめ信号保持部への信号の入力を制御するトランジスタのゲート端子 に負に帯電させ、且つ電源との接続を物理的に遮断することにより負電荷を保持させる。 加えて、一方の端子が当該トランジスタのゲート端子に電気的に接続される容量素子を設 け、当該容量素子を介して当該トランジスタのスイッチングを制御する。 【選択図】図1

    半導体記憶装置
    8.
    发明专利

    公开(公告)号:JP2017162538A

    公开(公告)日:2017-09-14

    申请号:JP2017053283

    申请日:2017-03-17

    Abstract: 【課題】リフレッシュタイミング検出回路を有する半導体記憶装置を提供する。 【解決手段】酸化物半導体を用いた第1のトランジスタ140、および第1のキャパシタ130からなるメモリセル150をマトリクス状に有するメモリセルアレイ180と、pチャネル型である第3のトランジスタ144、第2のキャパシタ132、第2のトランジスタ142を有する参照セル152、ならびに抵抗素子118およびコンパレータ116を有するリフレッシュタイミング検出回路とを有するメモリモュール100において、第1のトランジスタを介して第1のキャパシタに電位が与えられると第2のトランジスタを介して第2のキャパシタに電位が与えられ、第2のキャパシタの電位に応じて第3のトランジスタのドレイン電流値が変化し、第3のトランジスタのドレイン電流値が任意の値より大きくなると、メモリセルアレイおよび参照セルのリフレッシュ動作を行う。 【選択図】図1

Patent Agency Ranking