利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.02 秒)

    반도체 패키지
    3.
    发明公开
    반도체 패키지 审中-实审
    半导体封装

    公开(公告)号：KR1020150007604A

    公开(公告)日：2015-01-21

    申请号：KR1020130081786

    申请日：2013-07-11

    申请人： 삼성전자주식회사

    发明人： 장철용 ,  장애니 ,  김영룡

    IPC分类号： H01L23/48

    CPC分类号： H01L25/0657 ,  H01L23/3128 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/24 ,  H01L24/82 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/24145 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/92244 ,  H01L2224/94 ,  H01L2225/06524 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2924/00012

    摘要： 반도체 패키지는, 기판 접속 패드를 구비하는 패키지 기판과, 상기 패키지 기판 상에 적층되고, 칩 접속 패드의 적어도 일부를 덮고 상면 상에서 상기 칩 접속 패드 측으로부터 에지 측으로 향하는 제1 방향으로 연장되는 적어도 하나의 재배선층(redistribution layer)을 구비하는 적어도 하나의 반도체 칩, 및 상기 반도체 칩의 측면을 따라 연장되며, 상기 기판 접속 패드와 상기 재배선층을 전기적으로 연결하는 적어도 하나의 배선을 포함하되, 상기 재배선층은, 상기 반도체 칩의 에지 측으로부터 돌출되어 상기 배선과 접하며, 상기 제1 방향에 수직한 단면의 면적이 상기 제1 방향을 따라 변화하는 돌출부를 구비한다.

    摘要翻译： 半导体封装包括：具有衬底连接焊盘的封装衬底; 至少一个半导体芯片，其包括层叠在封装基板上的至少一个再分配层，覆盖芯片连接焊盘的至少一部分，并且从芯片连接焊盘侧向第一方向的边缘侧延伸到上部 表面; 以及沿着半导体芯片的侧面延伸的至少一条线，并且电连接衬底连接焊盘和再分配层。 再分布层从半导体芯片的边缘侧突出并且接触线，并且包括具有与第一方向垂直的横截面的区域的突出部。 该区域沿着第一个方向变化。

    반도체 패키지 및 그 제조방법
    7.
    发明公开
    반도체 패키지 및 그 제조방법 无效
    半导体封装及其制造方法

    公开(公告)号：KR1020080020069A

    公开(公告)日：2008-03-05

    申请号：KR1020060082924

    申请日：2006-08-30

    申请人： 삼성전자주식회사

    发明人： 김영룡 ,  최영신 ,  염근대

    IPC分类号： H01L23/12

    CPC分类号： H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/01322 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00

    摘要： A semiconductor package and a method of manufacturing the same are provided to reduce a stacked height and to improve a component yield by reducing a size of a solder ball in a POP(Package On Package) structure. A semiconductor chip group includes one or more semiconductor chips(150) which are laminated on a substrate(110). An attaching layer(155) is formed to attach the substrate and the lowest semiconductor chip of the semiconductor chip group with each other and to attach the semiconductor chips of the semiconductor chip group with each other by using a die-attaching manner. A bonding wire(170) is formed to connect electrically each of the semiconductor chips of the semiconductor chip group with a first electrode pad(131) formed on an upper surface of the substrate. A sealing part(160) is formed on the bonding wire, the semiconductor chip, and the substrate. A conductive column(180) is connected to a second electrode pad(132) to be extended to an upper surface of the sealing part.

    摘要翻译： 提供一种半导体封装及其制造方法，以减少堆叠高度并通过减少POP（封装封装）结构中的焊球的尺寸来提高部件产量。 半导体芯片组包括层压在基板（110）上的一个或多个半导体芯片（150）。 形成附着层（155），以将基板和半导体芯片组的最低半导体芯片彼此连接，并且通过使用管芯连接方式将半导体芯片组的半导体芯片彼此附接。 形成接合线（170）以将半导体芯片组的每个半导体芯片与形成在基板的上表面上的第一电极焊盘（131）电连接。 在接合线，半导体芯片和基板上形成密封部（160）。 导电柱（180）连接到第二电极焊盘（132）以延伸到密封部分的上表面。

    ＥＭＩ 쉴드된 반도체 패키지 및 ＥＭＩ 쉴드된 기판 모듈
    10.
    发明公开
    ＥＭＩ 쉴드된 반도체 패키지 및 ＥＭＩ 쉴드된 기판 모듈 无效
    EMI屏蔽半导体封装和EMI屏蔽基板模块

    公开(公告)号：KR1020130035620A

    公开(公告)日：2013-04-09

    申请号：KR1020110100033

    申请日：2011-09-30

    申请人： 삼성전자주식회사

    发明人： 김태훈 ,  김영룡 ,  김형섭 ,  김길수

    IPC分类号： H01L23/60

    CPC分类号： H01L23/552 ,  H01L23/295 ,  H01L23/3121 ,  H01L23/3135 ,  H01L25/0655 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/12044 ,  H01L2924/1815 ,  H01L2924/00 ,  H01L2224/0401

    摘要： PURPOSE: An EMI shielded semiconductor package and an EMI shielded substrate module are provided to improve productivity by performing a shielding process with a mounting substrate level. CONSTITUTION: An EMI shield layer(120) is formed in a part of a semiconductor package surface. The EMI shield layer includes a matrix layer(121), a metal layer(129), and a first seed particle(123). The metal layer is located on the upper side of the matrix layer. The first seed particle is located in an interface between the matrix layer and the metal layer and includes core particles(123a,125a) and surface reforming layers(123b,125b).

    摘要翻译： 目的：提供EMI屏蔽半导体封装和EMI屏蔽衬底模块，以通过执行具有安装衬底级别的屏蔽工艺来提高生产率。 构成：在半导体封装表面的一部分中形成EMI屏蔽层（120）。 EMI屏蔽层包括基质层（121），金属层（129）和第一种子颗粒（123）。 金属层位于基体层的上侧。 第一种子颗粒位于基质层和金属层之间的界面中，并且包括核心颗粒（123a，125a）和表面重整层（123b，125b）。