公开(公告)号：KR1020170090983A

公开(公告)日：2017-08-08

申请号：KR1020160131194

申请日：2016-10-11

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 호청잉 ,  루얀치이 ,  훙펑치 ,  왕칭춘 ,  야웅둔니안

IPC分类号： H01L27/146 ,  H01L27/148

CPC分类号： H01L27/14634 ,  H01L27/1462 ,  H01L27/14623 ,  H01L27/14636 ,  H01L27/14643 ,  H01L27/1469 ,  H01L2224/05 ,  H01L2224/48451

摘要： 몇몇실시예들에서, 본개시는제 1 다이내의디바이스에의해생성되는방사선이제 2 다이내의이미지감지엘리먼트에영향을주는것을방지하도록구성되는도전성차단구조물을갖는집적칩(IC) 구조물에관한것이다. IC 구조물은하나이상의반도체디바이스를갖는제 1 IC 다이및 이미지감지엘리먼트들의어레이를갖는제 2 IC 다이를갖는다. 하이브리드본딩계면영역이제 1 및제 2 IC 다이사이에배열된다. 도전성본딩구조물은하이브리드본딩계면영역내에배열되고, 제 2 IC 다이에제 1 IC 다이를전기적으로커플링하도록구성된다. 도전성차단구조물은하이브리드본딩계면영역내에배열되고, 하나이상의반도체디바이스와이미지감지엘리먼트들의어레이사이에서횡측으로연장된다.

摘要翻译： 在一些实施例中，本公开涉及具有导电阻挡结构的集成芯片（IC）结构，该导电阻挡结构被配置成防止由第一管芯中的器件产生的辐射影响双晶片内的图像感测元件。 IC结构具有带有一个或多个半导体器件的第一IC管芯和具有图像感测元件阵列的第二IC管芯。 混合键合界面区现在布置在第一和第二IC管芯之间。 导电键合结构被布置在混合键合界面区域中并且被配置为将第一IC管芯电耦合到第二IC管芯。 导电阻挡结构布置在混合接合界面区域中并且在至少一个半导体器件和图像感测元件阵列之间横向延伸。

公开(公告)号：KR101634252B1

公开(公告)日：2016-07-08

申请号：KR1020100126356

申请日：2010-12-10

申请人： 삼성전자주식회사

发明人： 박재철 ,  김창정 ,  김상욱 ,  김선일

IPC分类号： H01L31/115 ,  H01L27/14

CPC分类号： H01L27/14676 ,  H01L23/481 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14659 ,  H01L27/14661 ,  H01L27/1469 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/13 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2224/16227

摘要： 웨이퍼스케일의엑스선검출기및 제조방법이개시된다. 개시된엑스선검출기는, 인쇄회로기판과전기적으로연결된이음매없는실리콘기판과상기실리콘기판상의각 칩영역의중앙부의복수의픽셀패드와가장자리에배치된복수의핀패드를구비한칩 어레이와, 상기픽셀패드와대응되게형성되는복수의픽셀전극과, 상기칩 어레이및 상기복수의픽셀전극사이에서상기픽셀패드로부터상기픽셀전극으로확산된영역의차이를보상하도록형성된수직배선및 수평배선과이들을이격시키는절연층을구비한재분배층과, 상기재분배층상에서상기픽셀전극을덮는포토컨덕터층과, 공통전극을구비한다.

公开(公告)号：KR1020140011137A

公开(公告)日：2014-01-28

申请号：KR1020120077920

申请日：2012-07-17

申请人： 삼성전자주식회사

发明人： 이도선 ,  박건상 ,  박병률 ,  손성민 ,  최길현

IPC分类号： H01L21/28 ,  H01L21/768

CPC分类号： H01L23/5226 ,  H01L21/2885 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49827 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05009 ,  H01L2224/06181 ,  H01L2224/13 ,  H01L2224/16146 ,  H01L2224/73104 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/00

摘要： An integrated circuit device includes a through silicon via (TSV) penetrating a semiconductor structure. The TSV structure includes a first through electrode part containing impurities with first concentration and a second through electrode part containing impurities with second concentration that is greater than the first concentration.

摘要翻译： 集成电路器件包括穿透半导体结构的贯通硅通孔（TSV）。 TSV结构包括含有第一浓度的杂质的第一通孔电极部分和含有大于第一浓度的第二浓度的杂质的第二贯通电极部件。

公开(公告)号：KR1020130114433A

公开(公告)日：2013-10-17

申请号：KR1020120036798

申请日：2012-04-09

申请人： 삼성전자주식회사

发明人： 천진호 ,  박병률 ,  정현수 ,  최길현 ,  황선관

IPC分类号： H01L23/48 ,  H01L23/12

CPC分类号： H01L21/76898 ,  H01L21/768 ,  H01L21/76841 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/544 ,  H01L24/03 ,  H01L24/81 ,  H01L25/065 ,  H01L25/0657 ,  H01L2223/54426 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05025 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/13 ,  H01L2224/13023 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/8185 ,  H01L2924/00014 ,  H01L2924/06 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/00

摘要： PURPOSE: A semiconductor chip with a through silicon via and a manufacturing method thereof are provided to reduce manufacturing processes by using a phase shift mask. CONSTITUTION: A silicon substrate includes a first surface and a second surface. A through silicon via (140) passes through the silicon substrate. A polymer pattern layer (150) is formed on the second surface of the silicon substrate. A plating pad (160) is formed on the polymer pattern layer and partially covers the through silicon via.

摘要翻译： 目的：提供一种具有通硅通孔的半导体芯片及其制造方法，以通过使用相移掩模来减少制造工艺。 构成：硅衬底包括第一表面和第二表面。 硅通孔（140）穿过硅衬底。 聚合物图案层（150）形成在硅衬底的第二表面上。 在聚合物图案层上形成电镀垫（160），并部分覆盖硅通孔。

公开(公告)号：KR101264926B1

公开(公告)日：2013-05-15

申请号：KR1020060016340

申请日：2006-02-20

申请人： 오끼 덴끼 고오교 가부시끼가이샤

发明人： 기시로고이치

IPC分类号： H01L27/12 ,  H01L27/105

CPC分类号： H01L23/522 ,  H01L21/743 ,  H01L21/84 ,  H01L23/481 ,  H01L27/1203 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/13023 ,  H01L2224/4813 ,  H01L2924/0002 ,  H01L2924/00012 ,  H01L2224/05552

摘要： 본발명의반도체장치의제조방법은, 지지기판상에제 1 절연막을사이에두고형성된반도체층을갖는 SOI 기판을준비하는공정, SOI 기판에복수의 SOI 트랜지스터를형성하는공정, SOI 트랜지스터를복수층에걸쳐적절히배선하는공정, 및복수층의배선중 최상층배선으로지지기판과 SOI 트랜지스터를전기적으로접속하는공정을갖는다.

公开(公告)号：KR1020120118455A

公开(公告)日：2012-10-26

申请号：KR1020127010451

申请日：2010-10-29

申请人： 비쉐이-실리코닉스

发明人： 패트타나야크,데바 ,  오우양,킹 ,  카셈,모함메드 ,  털린,키레 ,  카트라로,레유번 ,  첸,큐오-인 ,  최,칼빈 ,  첸,큐페이 ,  루이,캄홍 ,  엑스유,로벌트 ,  웡,로날드

IPC分类号： H01L21/60

CPC分类号： H01L29/7809 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L29/408 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/456 ,  H01L29/66734 ,  H01L29/7813 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05552 ,  H01L2224/05554 ,  H01L2224/06051 ,  H01L2224/13007 ,  H01L2224/13014 ,  H01L2224/13023 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00012 ,  H01L2924/00

摘要： 반도체 디바이스 (예를 들어, 플립 칩)는, 개재 층에 의해 드레인 접촉부로부터 분리된, 기재층을 포함하고 있다. 상기 개재층을 관통하는 트렌치형 피드 스루 요소들은, 상기 디바이스가 작동될 때, 상기 드레인 접촉부와 상기 기재 층이 전기적으로 연결되도록 사용된다.

摘要翻译： 一种倒装芯片半导体器件，包括：多个焊球，其包括焊接球，所述焊球耦合到所述器件的第一表面上的漏极接触; 在所述装置的第二表面上的金属层，所述第二表面与所述第一表面相对; 与所述金属层相邻的衬底层，其中所述衬底层通过中间层与所述漏极接触分离; 以及填充有导电材料并且耦合到所述漏极接触件的多个沟槽元件，其中所述沟槽元件穿过所述中间层并进入所述衬底层，其中在操作中，所述器件包括从源极接触通过所述中间层的电路， 所述衬底层，以及所述沟槽元件到所述漏极接触。

公开(公告)号：KR100991743B1

公开(公告)日：2010-11-03

申请号：KR1020080014875

申请日：2008-02-19

申请人： 후지쯔 세미컨덕터 가부시키가이샤

发明人： 기쿠치히데아키 ,  나가이고우이치 ,  기쿠치도모유키

IPC分类号： H01L21/31

CPC分类号： H01L21/76825 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  H01L27/1052 ,  H01L27/11509 ,  H01L2224/05

摘要： A method for manufacturing a semiconductor device including, forming a first insulating film above a silicon substrate, forming an impurity layer in the first insulating film by ion-implanting impurities into a predetermined depth of the first insulating film, and modifying the impurity layer to a barrier insulating film by annealing the first insulating film after the impurity layer is formed, is provided.

摘要翻译： 一种半导体装置的制造方法，其特征在于，在硅基板上形成第一绝缘膜，在该第一绝缘膜的规定深度离子注入杂质，在该第一绝缘膜上形成杂质层，将该杂质层改性为 提供在形成杂质层之后对第一绝缘膜进行退火的阻挡绝缘膜。

公开(公告)号：KR100979080B1

公开(公告)日：2010-08-31

申请号：KR1020047014382

申请日：2003-03-12

申请人： 엔엑스피 유에스에이, 인코포레이티드

发明人： 다우니수잔에이치. ,  밀러제임스더블유. ,  홀지오프레이비.

IPC分类号： H01L21/60

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05558 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06135 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2924/01004

摘要： 집적 회로(50)는 와이어 본드 패드(53)를 가진다. 와이어 본드 패드(53)는 집적 회로(50)의 액티브 회로(26) 및/또는 전기 상호접속 층들(24)상 패시베이션 층(18)상에 형성된다. 와이어 본드 패드(53)는 복수의 최종 금속 층 부분들(51, 52)에 접속된다. 복수의 최종 금속 층 부분들(51, 52)은 상호접속 층들(24)의 최종 상호 접속층내에 형성된다. 일실시예에서, 본드 패드(53)는 알루미늄으로 형성되고 최종 금속 층 패드들은 구리로 형성된다. 와이어 본드 패드(53)는 최종 금속 층(21)의 도전체 라우팅이 직접 본드 패드(53) 아래에 놓이게 하여, 반도체 다이의 표면 영역이 감소되게 한다.
집적 회로, 와이어 본드 패드, 상호접속 층

公开(公告)号：KR1020100079837A

公开(公告)日：2010-07-08

申请号：KR1020080138414

申请日：2008-12-31

申请人： 에스케이하이닉스 주식회사

发明人： 강희복 ,  홍석경

IPC分类号： H01L21/60 ,  H01L23/48

CPC分类号： H01L2224/16 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/3011 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/05 ,  H01L2224/13

摘要： PURPOSE: A structure of flip chip bonding water for the RFID tag chip applies the flip chip bonding technology to the RFID apparatus. The reflection loss of input-output is minimized. CONSTITUTION: The IC chip comprises the first lateral wall edge part and the second side wall edge part that each other faces. Bonding pads(201, 202) are included in the upper side of the IC chip which is contiguous to the first lateral wall edge part. Bumps(203, 204) touch with the bonding pad. Bump has the length expanded the second side wall edge part. The dummy bump is included in the upper side of the IC chip which is contiguous to the second side wall edge part.

摘要翻译： 目的：用于RFID标签芯片的倒装芯片结合水的结构将倒装芯片接合技术应用于RFID设备。 输入输出的反射损耗最小化。 构成：IC芯片包括彼此面对的第一侧壁边缘部分和第二侧壁边缘部分。 接合焊盘（201,202）包括在与第一侧壁边缘部分相邻的IC芯片的上侧。 碰撞（203,204）与接合垫接触。 凹凸具有第二侧壁边缘部分的长度。 虚设凸块包括在IC芯片的与第二侧壁边缘部分相邻的上侧。

公开(公告)号：KR1020100040455A

公开(公告)日：2010-04-20

申请号：KR1020080099570

申请日：2008-10-10

申请人： 주식회사 디비하이텍

发明人： 정오진

IPC分类号： H01L23/12

CPC分类号： H01L21/268 ,  H01L21/265 ,  H01L21/76898 ,  H01L23/481 ,  H01L2224/02372 ,  H01L2224/03 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05548 ,  H01L2924/14

摘要： PURPOSE: A method for manufacturing a semiconductor device is provided to reduce the resistance of an interconnection line by selectively performing a laser annealing process on a silicon layer in order to diffuse a dopant for the silicon layer. CONSTITUTION: A lower metal wire(114) and an upper metal wire(112) are arranged on a semiconductor substrate(100). The lower metal wire and the upper metal wire are connected through vias. A nitride layer(110) is formed on the semiconductor substrate. A trench is formed on the through silicon via region of the semiconductor substrate. A silicon layer(124) is formed by embedding the trench. A photo resist pattern exposes the silicon layer. A dopant is implanted to the exposed silicon layer. A laser annealing process is selectively performed to diffuse the dopant.

摘要翻译： 目的：提供一种制造半导体器件的方法，以通过在硅层上选择性地执行激光退火处理以便扩散用于硅层的掺杂剂来降低互连线的电阻。 构成：在半导体衬底（100）上布置有下金属线（114）和上金属线（112）。 下金属线和上金属线通过通孔连接。 在半导体衬底上形成氮化物层（110）。 在半导体衬底的穿过硅通孔区域上形成沟槽。 通过嵌入沟槽形成硅层（124）。 光刻胶图案露出硅层。 将掺杂剂注入暴露的硅层。 选择性地执行激光退火工艺以扩散掺杂剂。