公开(公告)号：KR1020170056774A

公开(公告)日：2017-05-24

申请号：KR1020150159707

申请日：2015-11-13

申请人： 에스케이하이닉스 주식회사

发明人： 이현배

IPC分类号： H01L27/102 ,  H01L27/108 ,  H01L25/07 ,  H01L25/11 ,  H01L27/02

CPC分类号： H01L23/528 ,  H01L23/5223 ,  H01L24/06 ,  H01L24/48 ,  H01L25/0657 ,  H01L28/00 ,  H01L2224/04042 ,  H01L2224/06135 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2225/06506 ,  H01L2225/0651 ,  H03K5/13

摘要： 반도체장치는제1금속라인; 상기제1금속라인과적층구조를형성하는제2금속라인; 상기제1금속라인과상기제2금속라인사이에형성된제1절연막; 제1데이터에응답하여상기제1금속라인을구동하는제1구동부; 및상기제1데이터를반전및 지연시킨제2데이터에응답하여상기제2금속라인을구동하는제2구동부를포함할수 있다.

摘要翻译： 一种半导体器件包括第一金属线; 与第一金属线形成叠层结构的第二金属线; 形成在第一金属线和第二金属线之间的第一绝缘层; 响应于第一数据驱动第一金属线的第一驱动器; 以及第二驱动器，用于响应于反转并延迟第一数据的第二数据来驱动第二金属线。

公开(公告)号：KR1020170026703A

公开(公告)日：2017-03-09

申请号：KR1020150120342

申请日：2015-08-26

申请人： 삼성전자주식회사

发明人： 최교선 ,  강승모 ,  김상기 ,  방윤철

IPC分类号： H01L21/768 ,  H01L21/321 ,  H01L21/02 ,  H01L25/07 ,  H01L23/00

CPC分类号： H01L23/49838 ,  H01L23/291 ,  H01L23/3128 ,  H01L23/3192 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/544 ,  H01L24/03 ,  H01L24/05 ,  H01L24/09 ,  H01L2224/02313 ,  H01L2224/02317 ,  H01L2224/0235 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/0345 ,  H01L2224/03622 ,  H01L2224/0392 ,  H01L2224/04042 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/06151 ,  H01L2224/06155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06565 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

摘要： 본발명은반도체칩, 이의제조방법, 및이를포함하는반도체패키지에관한것으로, 보다상세하게는, 집적회로가제공된칩 영역, 및스크라이브레인영역을포함하는기판; 상기칩 영역에서, 상기집적회로와전기적으로연결되는센터패드; 상기스크라이브레인영역의경계패드; 상기칩 영역및 상기스크라이브레인영역상의하부절연구조체, 상기하부절연구조체는상기센터패드를노출하는제1 콘택홀을가지고; 상기제1 콘택홀을채우는콘택부, 상기칩 영역의상기하부절연구조체상에서일 방향으로연장되는도전라인부, 및본딩패드부를갖는제1 도전패턴; 및상기본딩패드부를노출하는제1 개구부, 및상기경계패드와수직적으로중첩되는제2 개구부를갖는상부절연구조체를포함한다. 상기하부절연구조체는, 순차적으로적층된복수개의하부절연막들을포함하고, 각각의상기하부절연막들은실리콘을함유하는무기막이다.

摘要翻译： 半导体器件包括具有芯片区域和划线通道区域的半导体芯片基板，分别设置在芯片和划线路区域上的中心和边界焊盘，设置在芯片区域和划线路区域上的下部绝缘结构，第一导电 图案，包括接触部分，导电线部分和接合焊盘部分，以及限定形成在接合焊盘部分和边界焊盘上的第一和第二开口的上部绝缘结构。 下绝缘结构包括多个下绝缘层，它们依次层叠在基板上，并且每个都是含硅无机层。

公开(公告)号：KR101653856B1

公开(公告)日：2016-09-02

申请号：KR1020120128794

申请日：2012-11-14

申请人： 가부시키가이샤 제이디바이스

发明人： 사와치시게노리 ,  야마가타오사무 ,  이노우에히로시 ,  이타쿠라사토루 ,  치카이도모시게 ,  호리마사히코 ,  가쓰마타아키오

IPC分类号： H01L23/48

CPC分类号： H01L25/0657 ,  H01L23/49816 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L24/97 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/06135 ,  H01L2224/12105 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/82031 ,  H01L2224/82039 ,  H01L2224/92244 ,  H01L2225/06524 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1035 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00015 ,  H01L2924/00 ,  H01L2924/00012

摘要： 반도체소자와, 지지기판과, 상기반도체소자및 그주변을밀봉하는절연재료층과, 상기절연재료층내에마련되어일부가외부표면에노출되어있는금속박막배선층과, 상기절연재료층내에마련되어상기금속박막배선층에전기접속하고있는금속비어를포함한반도체장치로서, 상기반도체소자는복수개로이루어지고, 각반도체소자는그 회로면을상기금속박막배선층측을향하여절연재료를사이에두고적층되어있고, 각반도체소자의전극패드는그 상방에적층된반도체소자에의해서은폐되는일 없이노출되어, 상기금속박막배선층과전기적으로접속되어있는반도체장치이다. 상기반도체장치는복수의반도체칩을수직적층구조로하는것에의해, 반도체장치를소형화, 박형화로제조될수 있고, 제조공정수가감소될수 있다.

摘要翻译： 和半导体元件，所述支撑基板和所述半导体器件和用于密封周围的绝缘材料层，在所述绝缘材料层部分设置在所述金属薄膜布线层，其暴露于所述外表面和所述绝缘材料层，所述金属薄膜被设置 1.一种半导体装置，其特征在于，具有与配线层电连接的金属通孔，各半导体元件隔着绝缘性材料层叠，以使其电路面朝向金属薄膜配线层侧， 并且元件的电极焊盘被暴露而没有被堆叠在其上的半导体元件覆盖并且电连接到金属薄膜布线层。 由多个半导体芯片，以垂直层结构的半导体器件，该半导体器件可以在大小，厚度来制造，可以减少制造工艺的数量。

公开(公告)号：KR1020160101653A

公开(公告)日：2016-08-25

申请号：KR1020160001947

申请日：2016-01-07

申请人： 르네사스 일렉트로닉스 가부시키가이샤

发明人： 히라누마카즈히코 ,  사카타카즈유키

IPC分类号： H01L25/18 ,  H01L25/10 ,  H01L25/065 ,  H01L23/52

CPC分类号： H01L23/66 ,  H01L21/561 ,  H01L23/3128 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L2223/6611 ,  H01L2223/6638 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/06135 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/01005 ,  H01L2924/01004 ,  H01L2224/32245 ,  H01L2224/48247

摘要： (과제) 반도체장치의신호전송특성을향상시킨다. (해결수단) 반도체칩이탑재된배선기판의복수의배선(16)은, 차동신호를전송하는차동쌍을구성하는배선(16SG1) 및배선(16SG2)을가진다. 또한, 배선(16SG1) 및배선(16SG2) 각각은, 이격거리(SP1)로서로병행하는부분(PT1)과, 부분(TP1)과같은배선층에마련되며, 이격거리(SP2)로서로병행하는부분(PT2)과, 부분(TP1)과부분(PT2) 사이에마련되며, 서로의이격거리가이격거리(SP1) 및이격거리(SP2)보다도크게되는방향으로우회하여마련된부분(PT3)을가진다.

摘要翻译： 本发明涉及具有增强的信号传输特性的半导体器件。 安装半导体芯片的布线基板的多根导线（16）包括配置用于传输差分信号的差分对和其它导线（16SG2）的布线（16SG1）。 每个电线（16SG1,16SG2）包括：间隔开距离（SP1）的彼此平行的部分（PT1）; 部分（PT2），其布置在与部件（PT1）相同的导线层上并且间隔开另一间隔距离（SP2）; 以及布置在部件（PT1，PT2）之间的部件（PT3），并且被布置成沿着使另一间隔距离大于分离距离（SP1，SP2）的方向旁路。

公开(公告)号：KR1020160003980A

公开(公告)日：2016-01-12

申请号：KR1020140081963

申请日：2014-07-01

申请人： 삼성전자주식회사

发明人： 장철용 ,  이석현 ,  이종호

IPC分类号： H01L25/065 ,  H01L23/48

CPC分类号： H01L25/0652 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3107 ,  H01L23/367 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/5385 ,  H01L24/16 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/06135 ,  H01L2224/16113 ,  H01L2224/16227 ,  H01L2224/29036 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/92125 ,  H01L2225/0651 ,  H01L2225/06565 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L2924/00

摘要： 본발명은반도체패키지및 그제조방법을제공한다. 하부반도체칩이실장된제 1 패키지기판을갖는제 1 패키지, 및상기제 1 패키지상에적층되며, 상부반도체칩들이실장된제 2 패키지기판을갖는제 2 패키지를포함하고, 상기제 2 패키지기판은상기하부반도체칩과중첩되며상기상부반도체칩이실장되는영역을제공하는칩 영역, 및상기칩 영역의외곽을점유하는연결영역을포함하고, 상기칩 영역은상기하부반도체칩을마주보는제 1 함몰부를갖는제 1 면그리고상기제 1 면의반대면인제 1 돌출부를갖는제 2 면을포함하고, 상기상부반도체칩들은상기제 2 면의양측가장자리상에이격되어그리고상기칩 영역을넘어상기연결영역으로일부돌출되어실장될수 있다.

摘要翻译： 半导体封装及其制造方法技术领域本发明涉及半导体封装及其制造方法。 半导体封装包括：第一封装，其具有安装有下半导体芯片的第一封装基板; 以及堆叠在第一封装上的第二封装，并且具有安装有上半导体芯片的第二封装基板。 第二封装基板包括与下半导体芯片重叠的芯片区域，并且提供安装上半导体芯片的区域; 以及占用芯片区域的外部的连接区域。 芯片区域包括具有面向下部半导体芯片的第一凹部的第一面和具有与第一面相反的面的第一突出部的第二面。 上半导体芯片在第二面的两个边缘上被分离，并且被安装成在芯片区域上朝向连接区域部分地突出。

公开(公告)号：KR101556691B1

公开(公告)日：2015-10-01

申请号：KR1020080107385

申请日：2008-10-30

申请人： 스태츠 칩팩 피티이. 엘티디.

发明人： 초우셍구안 ,  쿠안히프호이 ,  추아린다페이에에

IPC分类号： H01L23/48 ,  H01L23/28

CPC分类号： H01L25/0657 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/01015

摘要： 실장식집적회로패키징방법(1100)은, 캐리어(210) 위에제1 집적회로장치(212)를실장하는단계와; 실장상호연결부(108)를구비한기판(206)을제1 집적회로장치(212) 위에실장하는단계와; 캐리어(210)와기판(206) 사이에제1 전기적상호연결부(240)를연결하는단계와; 캐리어(210), 제1 집적회로장치(212), 제1 전기적상호연결부(240) 및기판(206)을덮는패키지밀봉부(102)를형성하되, 실장상호연결부(108)가패키지밀봉부(102)의공동(104) 내에서패키지밀봉부(102)로부터부분적으로노출되고또한패키지밀봉부에의하여둘러싸이도록, 패키지밀봉부(102)를형성하는단계를포함한다.

公开(公告)号：KR101479440B1

公开(公告)日：2015-01-06

申请号：KR1020137029068

申请日：2006-11-30

申请人： 테세라, 인코포레이티드

发明人： 모하메드일리아스 ,  하바벨가셈

IPC分类号： H01L23/12

CPC分类号： H01L25/0657 ,  H01L21/563 ,  H01L23/3157 ,  H01L24/48 ,  H01L24/49 ,  H01L25/105 ,  H01L2224/05599 ,  H01L2224/06135 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/484 ,  H01L2224/49 ,  H01L2224/73215 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06562 ,  H01L2225/06582 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/19107 ,  H01L2924/3011 ,  H01L2224/45099 ,  H01L2924/00011

摘要： 마이크로전자 조립체는 제1 마이크로전자 소자(12)와 제2 마이크로전자 소자(14)를 포함한다. 각각의 마이크로전자 소자(12, 14)는 반대측을 향하는 제1 면(16, 22)과 제2 면(18, 24), 그리고 이들 면의 경계를 정하는 에지를 갖는다. 제1 마이크로전자 소자(12)는 이 제1 마이크로전자 소자(12)의 제2 면(18)이 제2 마이크로전자 소자(14)의 제1 면(22)을 향하는 상태로 제2 마이크로전자 소자(14) 상에 배치된다. 제1 마이크로전자 소자(12)는 바람직하게는 제2 마이크로전자 소자(14)의 적어도 하나의 에지를 넘어 연장되고, 제2 마이크로전자 소자(14)는 바람직하게는 제1 마이크로전자 소자(12)의 적어도 하나의 에지를 넘어 연장된다.

摘要翻译： 一种包括第一和第二微电子元件的微电子组件。 每个微电子元件具有面对面的第一和第二表面和边缘。 第一微电子元件设置在第二微电子元件上，第一微电子元件的第二表面朝向第二微电子元件的第一表面。 第一微电子元件优选地延伸超过第二微电子元件的至少一个边缘，并且第二微电子元件优选地延伸超过第一微电子元件的至少一个边缘。

公开(公告)号：KR101451495B1

公开(公告)日：2014-10-15

申请号：KR1020127031945

申请日：2011-06-30

申请人： 인텔 코포레이션

发明人： 말라트카르,프라모드

IPC分类号： H01L23/48

CPC分类号： H01L24/96 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/06 ,  H01L24/12 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/18 ,  H01L2223/6677 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/0557 ,  H01L2224/06135 ,  H01L2224/06155 ,  H01L2224/12105 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/73259 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06572 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15172 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2224/05552 ,  H01L2924/00

摘要： 본 개시물은 집적 회로 패키지 디자인의 분야에 관한 것으로, 특히, BBUL(bumpless build-up layer) 디자인들을 사용하는 패키지들에 관한 것이다. 본 설명의 실시예들은, 마이크로전자 패키지들을 제조하는 분야에 관한 것으로, 적층된 마이크로전자 컴포넌트들을 가능하게 하기 위해 범프레스 빌드-업 층 패키지에 인터포저, 이를테면, 스루-실리콘 비아 인터포저가 사용될 수 있다.

摘要翻译： 本公开涉及集成电路封装设计的领域，更具体地说，涉及使用无凸起构建层（BBUL）设计的封装。 本说明书的实施例涉及制造微电子封装的领域，其中中间层，例如穿硅通孔插入件，可用于无扰性积聚层封装中，以便于堆叠的微电子元件。

公开(公告)号：KR1020140067727A

公开(公告)日：2014-06-05

申请号：KR1020120135352

申请日：2012-11-27

申请人： 삼성전자주식회사

发明人： 황두희 ,  이상길

IPC分类号： H01L25/065 ,  H01L23/12

CPC分类号： H01L25/0652 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/06181 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14136 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2224/05552

摘要： According to an embodiment of the present invention, a multi-chip package comprises a system-on-chip (SOC) and multiple memory devices disposed on the same layer on the top of the SOC. Therefore, the multi-chip package can reduce manufacturing costs for the multi-chip package by eliminating the use of a through-silicon-via (TSV); can increase the memory bandwidth between first and second memory devices, and the SOC; and can reduce latency by allowing an IP inside the SOC to access a physically adjacent memory device.

摘要翻译： 根据本发明的实施例，多芯片封装包括芯片上系统（SOC）和设置在SOC顶部的同一层上的多个存储器件。 因此，通过消除使用通硅通孔（TSV），多芯片封装可以降低多芯片封装的制造成本; 可以增加第一和第二存储器件和SOC之间的存储器带宽; 并且可以通过允许SOC内的IP访问物理上相邻的存储器设备来减少等待时间。

公开(公告)号：KR1020140057544A

公开(公告)日：2014-05-13

申请号：KR1020147003469

申请日：2012-07-10

申请人： 테세라, 인코포레이티드

发明人： 크리스프리차드드윗 ,  하바벨가셈 ,  조니와엘

IPC分类号： H01L25/065 ,  H01L23/48 ,  G11C5/06

CPC分类号： H01L23/48 ,  G11C5/06 ,  H01L23/3128 ,  H01L24/06 ,  H01L24/13 ,  H01L24/29 ,  H01L24/48 ,  H01L24/50 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/29193 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48011 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73203 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/1203 ,  H01L2924/1205 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1433 ,  H01L2924/14335 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/1443 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/15313 ,  H01L2924/157 ,  H01L2924/15786 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/18161 ,  H01L2924/18165 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： 마이크로전자 패키지(10)는 하나 이상의 외부 컴포넌트, 예, 회로 패널(70)과의 접속을 위해 구성되고, 그것의 면(32)에 배치되는 복수의 단자(36)를 포함할 수 있다. 제1 및 제2 마이크로전자 소자(12, 14)는 내부에 패키징 구조(30)와 고정될 수 있다. 전기적 제1 접속부(51A, 40A, 74A)는 패키지(10)의 각 단자(36A)로부터 제1 마이크로전자 소자(12) 상의 대응하는 접촉부(20A)에 연장할 수 있고, 전기적 제2 접속부(53A, 40B, 52A)는 각 단자(36A)로부터 제2 마이크로전자 소자(14) 상의 대응하는 접촉부(26A)로 연장할 수 있고, 제1 및 제2 접속부는 제1 및 제2 접속부가 각 단자(36A)와 그것에 연결되는 각각의 대응하는 접촉부(20A, 26A) 사이의 동일 듀레이션의 전파 지연의 대상이 되도록 구성된다.