公开(公告)号：TW201620006A

公开(公告)日：2016-06-01

申请号：TW104127420

申请日：2015-08-24

申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

发明人： 萩原琢也 ,  HAGIWARA, TAKUYA ,  塙哲郎 ,  HANAWA, TETSURO

IPC分类号： H01L21/02 ,  H01L21/027 ,  H01L21/28 ,  H01L21/3065 ,  H01L21/3105 ,  H01L21/311 ,  H01L21/324 ,  H01L21/762 ,  H01L29/51 ,  H01L29/66

CPC分类号： H01L29/66568 ,  H01L21/0206 ,  H01L21/0273 ,  H01L21/28282 ,  H01L21/3105 ,  H01L21/31144 ,  H01L21/324 ,  H01L21/76224 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792

摘要： 本發明使半導體裝置的可靠度提高。在本發明一實施態樣之半導體裝置的製造方法中，在由氮化矽膜所構成的覆蓋絕緣膜上形成光阻圖案之際，光阻圖案，由化學增幅型光阻的塗布S34、曝光S36、顯影處理S38的步驟形成。然後，化學增幅型光阻，以直接接觸的方式塗布在由氮化矽膜所構成的覆蓋絕緣膜的表面上，且在化學增幅型光阻塗布之前，對由氮化矽膜所構成的覆蓋絕緣膜的表面實施有機酸前處理S32。

简体摘要： 本发明使半导体设备的可靠度提高。在本发明一实施态样之半导体设备的制造方法中，在由氮化硅膜所构成的覆盖绝缘膜上形成光阻图案之际，光阻图案，由化学增幅型光阻的涂布S34、曝光S36、显影处理S38的步骤形成。然后，化学增幅型光阻，以直接接触的方式涂布在由氮化硅膜所构成的覆盖绝缘膜的表面上，且在化学增幅型光阻涂布之前，对由氮化硅膜所构成的覆盖绝缘膜的表面实施有机酸前处理S32。

公开(公告)号：TWI535014B

公开(公告)日：2016-05-21

申请号：TW100139940

申请日：2011-11-02

申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

发明人： 遠藤佑太 ,  ENDO, YUTA ,  佐佐木俊成 ,  SASAKI, TOSHINARI ,  野田耕生 ,  NODA, KOSEI

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L29/66969 ,  H01L21/02 ,  H01L21/02112 ,  H01L21/02403 ,  H01L21/28 ,  H01L21/425 ,  H01L21/477 ,  H01L29/42384 ,  H01L29/518 ,  H01L29/78618 ,  H01L29/7869

公开(公告)号：TWI534892B

公开(公告)日：2016-05-21

申请号：TW103145998

申请日：2014-12-29

申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

发明人： 劉昆明 ,  LIOU, KUEN MING ,  李佳穎 ,  LEE, CHIA YING

IPC分类号： H01L21/31 ,  H01L21/768 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/49

CPC分类号： H01L21/823475 ,  H01L21/283 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/76829 ,  H01L27/088 ,  H01L29/401 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66568 ,  H01L29/78

公开(公告)号：TW201614809A

公开(公告)日：2016-04-16

申请号：TW104126110

申请日：2015-08-11

申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

发明人： 天羽生淳 ,  AMO, ATUSHI

IPC分类号： H01L27/115 ,  H01L29/423

CPC分类号： H01L29/4975 ,  H01L27/11573 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

摘要： 本發明的課題是在於使含記憶格的半導體裝置的性能提升，該記憶格是具有控制閘電極、及對於控制閘電極隔著電荷積蓄層來形成的記憶閘電極。 其解決手段是在具有包含藉由所謂的後閘極製程(Gate-last process)所形成的金屬閘極電極的閘極電極G1的MISFETQ1之半導體裝置中，使矽膜全矽化物化來分別形成構成分閘型的MONOS記憶體的記憶格MC之控制閘電極CG及記憶閘電極MG。

简体摘要： 本发明的课题是在于使含记忆格的半导体设备的性能提升，该记忆格是具有控制闸电极、及对于控制闸电极隔着电荷积蓄层来形成的记忆闸电极。 其解决手段是在具有包含借由所谓的后闸极制程(Gate-last process)所形成的金属闸极电极的闸极电极G1的MISFETQ1之半导体设备中，使硅膜全硅化物化来分别形成构成分闸型的MONOS内存的记忆格MC之控制闸电极CG及记忆闸电极MG。

公开(公告)号：TWI528366B

公开(公告)日：2016-04-01

申请号：TW101109862

申请日：2012-03-22

申请人： 東芝股份有限公司 ,  KABUSHIKI KAISHA TOSHIBA

发明人： 西澤秀之 ,  NISHIZAWA, HIDEYUKI ,  服部繁樹 ,  HATTORI, SHIGEKI ,  寺井勝哉 ,  TERAI, MASAYA ,  御子柴智 ,  MIKOSHIBA, SATOSHI ,  淺川鋼兒 ,  ASAKAWA, KOJI ,  多田宰 ,  TADA, TSUKASA

IPC分类号： G11C13/02 ,  C07C323/09 ,  C09B47/04

CPC分类号： H01L29/792 ,  B82Y10/00 ,  G11C13/0014 ,  G11C13/0016 ,  G11C2213/53 ,  H01L29/16 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L51/0077 ,  H01L51/0092 ,  H01L51/0098 ,  H01L51/0591

公开(公告)号：TW201613111A

公开(公告)日：2016-04-01

申请号：TW104144467

申请日：2010-07-27

申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

发明人： 山崎舜平 ,  YAMAZAKI, SHUNPEI ,  細羽美雪 ,  HOSOBA, MIYUKI ,  坂田淳一郎 ,  SAKATA, JUNICHIRO ,  桑原秀明 ,  KUWABARA, HIDEAKI

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/78606 ,  G02F1/1339 ,  G02F1/134336 ,  G02F1/1345 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F1/167 ,  G02F2001/13606 ,  G02F2201/123 ,  G09G3/344 ,  G09G3/3677 ,  G09G2300/0426 ,  G09G2310/0286 ,  G09G2310/08 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1274 ,  H01L27/3262 ,  H01L29/45 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66742 ,  H01L29/66969 ,  H01L29/786 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696

摘要： 本發明的目的之一是提供一種具備可以有效地降低佈線之間的寄生電容的結構的半導體裝置。在使用氧化物半導體層的底閘結構的薄膜電晶體中，以與重疊於閘極電極層的氧化物半導體層的一部分上接觸的方式形成用作通道保護層的氧化物絕緣層，當形成該氧化物絕緣層時形成覆蓋氧化物半導體層的疊層的邊緣部(包括側面)的氧化物絕緣層。另外，不與通道保護層重疊地形成源極電極層及汲極電極層，以採用源極電極層及汲極電極層上的絕緣層與氧化物半導體層接觸的結構。

简体摘要： 本发明的目的之一是提供一种具备可以有效地降低布线之间的寄生电容的结构的半导体设备。在使用氧化物半导体层的底闸结构的薄膜晶体管中，以与重叠于闸极电极层的氧化物半导体层的一部分上接触的方式形成用作信道保护层的氧化物绝缘层，当形成该氧化物绝缘层时形成覆盖氧化物半导体层的叠层的边缘部(包括侧面)的氧化物绝缘层。另外，不与信道保护层重叠地形成源极电极层及汲极电极层，以采用源极电极层及汲极电极层上的绝缘层与氧化物半导体层接触的结构。

公开(公告)号：TW201613034A

公开(公告)日：2016-04-01

申请号：TW104105426

申请日：2015-02-16

申请人： 旺宏電子股份有限公司 ,  MACRONIX INTERNATIONAL CO., LTD.

发明人： 龍成一 ,  LUNG, CHENG-YI ,  魏安祺 ,  WEI, AN-CHYI ,  楊大弘 ,  YANG, TA HUNG

IPC分类号： H01L21/8247 ,  H01L27/115

CPC分类号： H01L27/11568 ,  H01L21/28273 ,  H01L21/31111 ,  H01L21/32051 ,  H01L21/32053 ,  H01L21/32139 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76877 ,  H01L23/528 ,  H01L27/11524 ,  H01L27/11582 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一種用來製作無串銲字元線的半鑲嵌方法，可以在字元線的間隔小於40奈米時，維持記憶胞的關件尺寸。在製程中使用薄導電保護層來保護儲存層。後續，此一薄導電保護層再與填充導電材料接觸。

简体摘要： 一种用来制作无串焊字符线的半镶嵌方法，可以在字符线的间隔小于40奈米时，维持记忆胞的关件尺寸。在制程中使用薄导电保护层来保护存储层。后续，此一薄导电保护层再与填充导电材料接触。

公开(公告)号：TWI525832B

公开(公告)日：2016-03-11

申请号：TW099124730

申请日：2010-07-27

申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

发明人： 山崎舜平 ,  YAMAZAKI, SHUNPEI ,  細羽美雪 ,  HOSOBA, MIYUKI ,  坂田淳一郎 ,  SAKATA, JUNICHIRO ,  桑原秀明 ,  KUWABARA, HIDEAKI

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/78606 ,  G02F1/1339 ,  G02F1/134336 ,  G02F1/1345 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F1/167 ,  G02F2001/13606 ,  G02F2201/123 ,  G09G3/344 ,  G09G3/3677 ,  G09G2300/0426 ,  G09G2310/0286 ,  G09G2310/08 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1274 ,  H01L27/3262 ,  H01L29/45 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66742 ,  H01L29/66969 ,  H01L29/786 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696

公开(公告)号：TWI508292B

公开(公告)日：2015-11-11

申请号：TW100117408

申请日：2011-05-18

申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

发明人： 遠藤佑太 ,  ENDO, YUTA ,  佐佐木俊成 ,  SASAKI, TOSHINARI ,  野田耕生 ,  NODA, KOSEI ,  佐藤瑞穗 ,  SATO, MIZUHO ,  一條充弘 ,  ICHIJO, MITSUHIRO ,  遠藤俊彌 ,  ENDO, TOSHIYA

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L29/7869 ,  H01L29/24 ,  H01L29/4908 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66969 ,  H01L29/78603 ,  H01L29/78606

公开(公告)号：TW201539723A

公开(公告)日：2015-10-16

申请号：TW103146200

申请日：2014-12-30

申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

发明人： 吳常明 ,  WU, CHANG MING ,  吳偉成 ,  WU, WEI CHENG ,  劉世昌 ,  LIU, SHIH CHANG ,  莊 學理 ,  CHUANG, HARRY-HAK-LAY ,  蔡嘉雄 ,  TSAI, CHIA SHIUNG

IPC分类号： H01L27/115 ,  H01L29/788 ,  H01L29/423 ,  H01L21/28

CPC分类号： H01L29/42344 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568 ,  H01L27/1157 ,  H01L29/42324 ,  H01L29/42348 ,  H01L29/518 ,  H01L29/6653 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/792

摘要： 本揭露係有關於一種分離式閘極記憶體元件以及其製造方法，其比起傳統基線製程(traditional baseline processes)需要較少的製程步驟。字元閘極(word gate)/選擇閘極(select gate；SG)對被形成於一犧牲間隔周圍。所得到的SG結構具有一可分辨的非平面的頂表面。覆蓋選擇閘極的間隔層也依循SG頂表面的形狀。一介電質設置於閘極間介電層(inter-gate dielectric layer)上方，且配置於每一個記憶體閘極和選擇閘極的相鄰側壁之間以提供他們之間的隔離。

简体摘要： 本揭露系有关于一种分离式闸极内存组件以及其制造方法，其比起传统基线制程(traditional baseline processes)需要较少的制程步骤。字符闸极(word gate)/选择闸极(select gate；SG)对被形成于一牺牲间隔周围。所得到的SG结构具有一可分辨的非平面的顶表面。覆盖选择闸极的间隔层也依循SG顶表面的形状。一介电质设置于闸极间介电层(inter-gate dielectric layer)上方，且配置于每一个内存闸极和选择闸极的相邻侧壁之间以提供他们之间的隔离。