公开(公告)号：TW201212737A

公开(公告)日：2012-03-16

申请号：TW100128584

申请日：2010-05-21

申请人： 揖斐電股份有限公司

发明人： 青山雅一 ,  野口英俊

IPC分类号： H05K

CPC分类号： H05K1/142 ,  H05K1/185 ,  H05K3/4602 ,  H05K3/4694 ,  H05K2201/09145 ,  Y10T29/49155 ,  Y10T29/49162

摘要： 本發明之配線板(1000)包含具有收容部(S1)之第1剛性配線板(10)、收容於收容部(S1)之第2剛性配線板(20)、及形成於第1剛性配線板(10)與第2剛性配線板(20)上之絕緣層(31、32)。此處,第1剛性配線板(10)之導體與第2剛性配線板(20)之導體相互電性連接。第2剛性配線板(20)之側面與收容部(S1)之壁面中至少一者具有凹凸。

简体摘要： 本发明之配线板(1000)包含具有收容部(S1)之第1刚性配线板(10)、收容于收容部(S1)之第2刚性配线板(20)、及形成于第1刚性配线板(10)与第2刚性配线板(20)上之绝缘层(31、32)。此处,第1刚性配线板(10)之导体与第2刚性配线板(20)之导体相互电性连接。第2刚性配线板(20)之侧面与收容部(S1)之壁面中至少一者具有凹凸。

公开(公告)号：TWI360375B

公开(公告)日：2012-03-11

申请号：TW096111122

申请日：2007-03-29

申请人： 日月光半導體製造股份有限公司

发明人： 王永輝 ,  歐英德 ,  洪志斌

IPC分类号： H05K

CPC分类号： H05K1/185 ,  H01L23/5389 ,  H01L24/19 ,  H01L2924/14 ,  H05K3/4602 ,  H05K2201/09681 ,  H05K2201/09781 ,  H05K2201/10636 ,  H05K2203/1178 ,  Y02P70/611 ,  H01L2924/00

摘要： 一種具嵌入元件之承載器，其係包含一基板及至少一嵌入元件，該基板係具有至少一槽孔及一第一複合層，該嵌入元件係設置於該基板之該槽孔，該第一複合層係具有一排氣結構(De－gassing structure)、至少一第一貫穿孔及至少一第一固定件，該排氣結構係對應該槽孔，該第一貫穿孔係顯露該嵌入元件，該第一固定件係形成於該第一貫穿孔，且該第一固定件係可接觸該嵌入元件。本發明係利用該排氣結構使處在高溫環境下之該承載器內部之水氣能順利向外排出，且藉由該第一固定件接觸該嵌入元件，可增加該嵌入元件與該基板之結合強度。

简体摘要： 一种具嵌入组件之承载器，其系包含一基板及至少一嵌入组件，该基板系具有至少一槽孔及一第一复合层，该嵌入组件系设置于该基板之该槽孔，该第一复合层系具有一排气结构(De－gassing structure)、至少一第一贯穿孔及至少一第一固定件，该排气结构系对应该槽孔，该第一贯穿孔系显露该嵌入组件，该第一固定件系形成于该第一贯穿孔，且该第一固定件系可接触该嵌入组件。本发明系利用该排气结构使处在高温环境下之该承载器内部之水汽能顺利向外排出，且借由该第一固定件接触该嵌入组件，可增加该嵌入组件与该基板之结合强度。

公开(公告)号：TWI360204B

公开(公告)日：2012-03-11

申请号：TW094112385

申请日：2005-04-19

申请人： 新光電氣工業股份有限公司

发明人： 春原昌宏 ,  上田啟介

IPC分类号： H01L

CPC分类号： H01L25/0657 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/24227 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2225/06582 ,  H01L2225/06596 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/351 ,  H05K1/0271 ,  H05K1/115 ,  H05K1/185 ,  H05K3/4602 ,  H05K2201/09536 ,  H05K2201/09609 ,  H05K2201/09781 ,  H01L2924/00

摘要： 於一半導體裝置中，各圖案化為一所需形狀的複數個線路層係以絕緣層嵌入於其間而層合於一絕緣基底材料的兩表面上，且經由以厚度方向穿過該等絕緣層的導通孔而彼此電性連接。一晶片係以埋入方式設置於一絕緣層中，而於該絕緣基底材料的至少一表面上。該晶片之電極係連接至一線路層。貫通孔係形成於該絕緣基底材料的部份中，該等部份係對應於該晶片的設置區域。導通孔係形成於該線路層的向外延伸部份（焊墊部份），該線路層係連接到至少形成於該等貫通孔之內壁處的一傳導層。

简体摘要： 于一半导体设备中，各图案化为一所需形状的复数个线路层系以绝缘层嵌入于其间而层合于一绝缘基底材料的两表面上，且经由以厚度方向穿过该等绝缘层的导通孔而彼此电性连接。一芯片系以埋入方式设置于一绝缘层中，而于该绝缘基底材料的至少一表面上。该芯片之电极系连接至一线路层。贯通孔系形成于该绝缘基底材料的部份中，该等部份系对应于该芯片的设置区域。导通孔系形成于该线路层的向外延伸部份（焊垫部份），该线路层系连接到至少形成于该等贯通孔之内壁处的一传导层。

公开(公告)号：TW201208019A

公开(公告)日：2012-02-16

申请号：TW099127018

申请日：2010-08-13

申请人： 欣興電子股份有限公司

发明人： 許詩濱 ,  曾昭崇

IPC分类号： H01L ,  H05K

CPC分类号： H05K3/4644 ,  H01L23/49822 ,  H01L23/50 ,  H01L2924/0002 ,  H05K1/113 ,  H05K1/183 ,  H05K1/185 ,  H05K1/187 ,  H05K3/0097 ,  H05K3/4038 ,  H05K3/4602 ,  H05K3/4679 ,  H05K2201/0129 ,  H05K2201/10636 ,  H05K2203/1469 ,  H05K2203/1536 ,  Y02P70/611 ,  Y10T29/4913 ,  Y10T29/49146 ,  H01L2924/00

摘要： 一種嵌埋被動元件之封裝基板,係包括:一具有上、下表面之介電層單元;定位墊,係嵌埋於該介電層單元之下表面;至少一上、下表面具有複數電極墊之被動元件,係嵌埋於該介電層單元中,且對應該定位墊;第一線路層,係設於該介電層單元之上表面上,且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔;以及第二線路層,係設於該介電層單元之下表面上,且該第二線路層與該被動元件下表面的電極墊之間具有電性相連接的第二導電盲孔。藉由嵌埋被動元件,使整體結構之高度有效降低。

简体摘要： 一种嵌埋被动组件之封装基板,系包括:一具有上、下表面之介电层单元;定位垫,系嵌埋于该介电层单元之下表面;至少一上、下表面具有复数电极垫之被动组件,系嵌埋于该介电层单元中,且对应该定位垫;第一线路层,系设于该介电层单元之上表面上,且该第一线路层与该被动组件上表面的电极垫之间具有电性相连接的第一导电盲孔;以及第二线路层,系设于该介电层单元之下表面上,且该第二线路层与该被动组件下表面的电极垫之间具有电性相连接的第二导电盲孔。借由嵌埋被动组件,使整体结构之高度有效降低。

公开(公告)号：TW201208011A

公开(公告)日：2012-02-16

申请号：TW100112019

申请日：2011-04-07

申请人： 英特爾股份有限公司

发明人： 納拉 瑞維 ,  格柴克 約翰 ,  剛薩雷斯 哈維爾 ,  迪藍倪 德魯 ,  艾斯密 翰米德

IPC分类号： H01L

CPC分类号： H01L23/49822 ,  H01L21/02109 ,  H01L21/561 ,  H01L21/568 ,  H01L21/76897 ,  H01L23/4824 ,  H01L23/498 ,  H01L23/49866 ,  H01L23/5226 ,  H01L23/552 ,  H01L23/645 ,  H01L24/19 ,  H01L24/20 ,  H01L25/16 ,  H01L2221/68359 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/73267 ,  H01L2224/83005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/1206 ,  H01L2924/14 ,  H01L2924/1436 ,  H01L2924/18162 ,  H01L2924/3511 ,  H05K1/185 ,  H05K3/4682 ,  H01L2924/00

摘要： 敘述形成微電子封裝結構及藉此所形成之關聯結構的方法。那些方法包括附接晶粒到載子材料,其中該載子材料包含藉由止蝕刻層分離之頂層及底層、在該晶粒旁形成介電質材料、藉由在該介電質材料上增建諸層來形成無芯基板、以及接著從該底層載子材料移除該頂層載子材料及止蝕刻層。

简体摘要： 叙述形成微电子封装结构及借此所形成之关联结构的方法。那些方法包括附接晶粒到载子材料,其中该载子材料包含借由止蚀刻层分离之顶层及底层、在该晶粒旁形成介电质材料、借由在该介电质材料上增建诸层来形成无芯基板、以及接着从该底层载子材料移除该顶层载子材料及止蚀刻层。

公开(公告)号：TW201207962A

公开(公告)日：2012-02-16

申请号：TW099125877

申请日：2010-08-04

申请人： 矽品精密工業股份有限公司

发明人： 張江城 ,  柯俊吉 ,  黃建屏

IPC分类号： H01L

CPC分类号： H01L25/50 ,  H01L21/561 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L25/105 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/16221 ,  H01L2224/211 ,  H01L2224/221 ,  H01L2224/73267 ,  H01L2224/83191 ,  H01L2224/92244 ,  H01L2224/96 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12 ,  H01L2924/14 ,  H01L2924/3511 ,  H05K1/185 ,  H05K3/4644 ,  H01L2924/00014 ,  H01L2224/19 ,  H01L2224/11

摘要： 一種晶片尺寸封裝件及其製法,係包括:提供複數具相對作用面及非作用面之電子元件及一硬質板,該電子元件作用面上設有複數電極墊;於該硬質板表面設有軟質層;且該電子元件透過其非作用面而黏設於該軟質層上;壓合該電子元件,使該軟質層包覆該電子元件並外露出該電子元件作用面;於電子元件作用面及軟質層上設置介電層;以及於該介電層上形成第一線路層,並使該第一線路層電性連接至該電極墊,藉以避免習知將晶片作用面直接黏置於膠膜上發生膠膜軟化、封裝膠體溢膠或翹曲及晶片偏移與污染問題,甚或造成後續重佈線製程之線路層與晶片電極墊接觸不良,導致廢品問題。

简体摘要： 一种芯片尺寸封装件及其制法,系包括:提供复数具相对作用面及非作用面之电子组件及一硬质板,该电子组件作用面上设有复数电极垫;于该硬质板表面设有软质层;且该电子组件透过其非作用面而黏设于该软质层上;压合该电子组件,使该软质层包覆该电子组件并外露出该电子组件作用面;于电子组件作用面及软质层上设置介电层;以及于该介电层上形成第一线路层,并使该第一线路层电性连接至该电极垫,借以避免习知将芯片作用面直接黏置于胶膜上发生胶膜软化、封装胶体溢胶或翘曲及芯片偏移与污染问题,甚或造成后续重布线制程之线路层与芯片电极垫接触不良,导致废品问题。

公开(公告)号：TW201206267A

公开(公告)日：2012-02-01

申请号：TW100108533

申请日：2011-03-14

申请人： 富士通股份有限公司

发明人： 金井亮 ,  菊池俊一 ,  中村直樹 ,  杉野成 ,  畑中清之 ,  武富信雄

IPC分类号： H05K

CPC分类号： H05K1/185 ,  H01L23/4985 ,  H01L23/5389 ,  H01L24/73 ,  H01L2224/0401 ,  H01L2224/06181 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73267 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/07811 ,  H01L2924/12042 ,  H05K1/186 ,  H05K3/4602 ,  H05K3/4691 ,  H05K2201/10681 ,  H05K2201/10734 ,  H05K2203/063 ,  H05K2203/1469 ,  H01L2924/00

摘要： 一種多層印刷電路板包括一內互連層,及一半導體封裝體,該半導體封裝體包括一可撓互連結構,該可撓互連結構之遠端是一自由端,其中該可撓互連結構及該內互連層係互相電氣連接。

简体摘要： 一种多层印刷电路板包括一内互连层,及一半导体封装体,该半导体封装体包括一可挠互链接构,该可挠互链接构之远程是一自由端,其中该可挠互链接构及该内互连层系互相电气连接。

公开(公告)号：TW201203493A

公开(公告)日：2012-01-16

申请号：TW100111819

申请日：2011-04-06

申请人： 英特爾公司

发明人： 拿拉 拉維K ,  迪蘭伊 德烈W

IPC分类号： H01L

CPC分类号： H01L23/585 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/552 ,  H01L24/19 ,  H01L24/20 ,  H01L2221/68345 ,  H01L2224/12105 ,  H01L2224/13021 ,  H01L2224/2101 ,  H01L2224/221 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/14 ,  H01L2924/1815 ,  H05K1/185 ,  H05K3/4682 ,  H01L2924/00

摘要： 係論述用以形成一微電子包裝結構及因而被形成之相關結構的數個方法。那些方法可包含下列步驟：在一載體材料中形成一腔室、在該腔室中附接一晶粒，其中該晶粒之一背側包含一金屬填充晶粒背側薄膜(DBF)、形成相鄰於該晶粒並係在該載體材料之一底部側上的一介電材料、藉由在該介電材料上增建數個層而形成一無核心基片、以及自該無核心基片移除該載體材料。

简体摘要： 系论述用以形成一微电子包装结构及因而被形成之相关结构的数个方法。那些方法可包含下列步骤：在一载体材料中形成一腔室、在该腔室中附接一晶粒，其中该晶粒之一背侧包含一金属填充晶粒背侧薄膜(DBF)、形成相邻于该晶粒并系在该载体材料之一底部侧上的一介电材料、借由在该介电材料上增建数个层而形成一无内核基片、以及自该无内核基片移除该载体材料。

公开(公告)号：TW201201649A

公开(公告)日：2012-01-01

申请号：TW100111090

申请日：2011-03-30

申请人： 揖斐電股份有限公司

发明人： 脇田英之 ,  川口章秀

IPC分类号： H05K

CPC分类号： H05K3/4644 ,  H05K1/185 ,  H05K2201/09181 ,  H05K2201/09509 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09854

摘要： 本發明之配線板(100)係於核心基板(10)之兩側分別交替積層有兩層以上之導體層(21、31、41、51、61、71)與兩層以上之絕緣層(20a、30a、40a、50a、60a、70a),核心基板(10)及積層之絕緣層(20a、30a、40a、50a、60a、70a)分別包含向孔(12a、22a、32a、42a、52a、62a、72a)中填充鍍敷而成之連接導體(12、22、32、42、52、62、72)。又,核心基板之連接導體(12)及積層之絕緣層之連接導體(22、32、42、52、62、72)係相堆疊。而且,積層之絕緣層中之一側之外層之連接導體(62)之位置與另一側之外層之連接導體(72)之位置係自核心基板之連接導體(12)之位置向大致同一方向偏移。

简体摘要： 本发明之配线板(100)系于内核基板(10)之两侧分别交替积层有两层以上之导体层(21、31、41、51、61、71)与两层以上之绝缘层(20a、30a、40a、50a、60a、70a),内核基板(10)及积层之绝缘层(20a、30a、40a、50a、60a、70a)分别包含向孔(12a、22a、32a、42a、52a、62a、72a)中填充镀敷而成之连接导体(12、22、32、42、52、62、72)。又,内核基板之连接导体(12)及积层之绝缘层之连接导体(22、32、42、52、62、72)系相堆栈。而且,积层之绝缘层中之一侧之外层之连接导体(62)之位置与另一侧之外层之连接导体(72)之位置系自内核基板之连接导体(12)之位置向大致同一方向偏移。

公开(公告)号：TW201134338A

公开(公告)日：2011-10-01

申请号：TW099107672

申请日：2010-03-16

申请人： 燿華電子股份有限公司

发明人： 周政賢 ,  許順越 ,  陳坤祺 ,  陳宏銘

IPC分类号： H05K

CPC分类号： H05K1/186 ,  H05K1/185 ,  H05K1/188 ,  H05K3/3442 ,  H05K2201/09063 ,  H05K2201/10106 ,  H05K2203/063 ,  H05K2203/1469 ,  H05K2203/167 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T29/49165

摘要： 本發明係一種內埋電子元件之多層電路板製造方法,其主要提供一載板,該載板至少包括有銅箔層基材及第一介電層;該第一介電層疊設於該銅箔層基材上,且該第一介電層上預先開設有貫通之透孔,該透孔容置有電子元件;續疊設第二介電層於該載板及電子元件上,以完成一內埋有電子元件之基礎電路板;續於該基礎電路板上進行增層電路層製作;該第一、二介電層由具可塑性之材料所構成,如此,通過增層電路層之壓合程序,以使該第一及第二介電層藉由可塑性質以增加受壓時之緩衝力道、並緊密填塞與該電子元件間之空隙,同時提高多層電路板之表面平整度,並保持其良好的電性精確度、簡化製程,使具有降低成本之經濟效益,進而提昇產品品質之良率及市場競爭力。

简体摘要： 本发明系一种内埋电子组件之多层电路板制造方法,其主要提供一载板,该载板至少包括有铜箔层基材及第一介电层;该第一介电层叠设于该铜箔层基材上,且该第一介电层上预先开设有贯通之透孔,该透孔容置有电子组件;续叠设第二介电层于该载板及电子组件上,以完成一内埋有电子组件之基础电路板;续于该基础电路板上进行增层电路层制作;该第一、二介电层由具可塑性之材料所构成,如此,通过增层电路层之压合进程,以使该第一及第二介电层借由可塑性质以增加受压时之缓冲力道、并紧密填塞与该电子组件间之空隙,同时提高多层电路板之表面平整度,并保持其良好的电性精确度、简化制程,使具有降低成本之经济效益,进而提升产品品质之良率及市场竞争力。