積體電路
    51.
    发明专利
    積體電路 审中-公开
    集成电路

    公开(公告)号:TW201730935A

    公开(公告)日:2017-09-01

    申请号:TW105138166

    申请日:2016-11-22

    Abstract: 本發明實施例提供一種積體電路,其包括高介電常數金屬閘極非揮發性記憶體裝置並提供小尺寸及高效能。在一些實施例中,積體電路包括具有邏輯裝置的邏輯區及鄰近邏輯區安置的嵌入式記憶體區,邏輯裝置安置於基底之上且包括安置於第一高介電常數閘極介電層之上的金屬閘極。嵌入式記憶體區具有包括選擇閘極及控制閘極的分離式閘極快閃記憶胞。控制閘極或選擇閘極是藉由第二高介電常數閘極介電層而與基底隔開的金屬閘極。藉由在邏輯區及記憶體區二者中具有高介電常數金屬閘極結構,可能在新興技術節點中提高積體電路效能且進一步按比例縮小。

    Abstract in simplified Chinese: 本发明实施例提供一种集成电路,其包括高介电常数金属闸极非挥发性内存设备并提供小尺寸及高性能。在一些实施例中,集成电路包括具有逻辑设备的逻辑区及邻近逻辑区安置的嵌入式内存区,逻辑设备安置于基底之上且包括安置于第一高介电常数闸极介电层之上的金属闸极。嵌入式内存区具有包括选择闸极及控制闸极的分离式闸极快闪记忆胞。控制闸极或选择闸极是借由第二高介电常数闸极介电层而与基底隔开的金属闸极。借由在逻辑区及内存区二者中具有高介电常数金属闸极结构,可能在新兴技术节点中提高集成电路性能且进一步按比例缩小。

    積體電路及形成分離閘極記憶裝置的方法
    53.
    发明专利
    積體電路及形成分離閘極記憶裝置的方法 审中-公开
    集成电路及形成分离闸极记忆设备的方法

    公开(公告)号:TW201717363A

    公开(公告)日:2017-05-16

    申请号:TW105124736

    申请日:2016-08-04

    Abstract: 在一些實施例中,半導體基底包含藉由通道區互相分開的第一源極/汲極區及第二源極/汲極區。通道區包含第一部分相鄰於第一源極/汲極區和第二部分相鄰於第二源極/汲極區,選擇閘極隔開於通道區之第一部分之上,且藉由選擇閘極介電質與通道區之第一部分分開,記憶閘極隔開於通道區之第二部分之上,且藉由電荷捕獲介電結構與通道區之第二部分分開,電荷捕獲介電結構沿記憶閘極的側邊向上延伸,使選擇閘極與記憶閘極之相鄰側壁互相分開,氧化物或無氮化物間隔元件安排在最靠近第二源極/汲極區的電荷捕獲介電結構之側壁凹口內。

    Abstract in simplified Chinese: 在一些实施例中,半导体基底包含借由信道区互相分开的第一源极/汲极区及第二源极/汲极区。信道区包含第一部分相邻于第一源极/汲极区和第二部分相邻于第二源极/汲极区,选择闸极隔开于信道区之第一部分之上,且借由选择闸极介电质与信道区之第一部分分开,记忆闸极隔开于信道区之第二部分之上,且借由电荷捕获介电结构与信道区之第二部分分开,电荷捕获介电结构沿记忆闸极的侧边向上延伸,使选择闸极与记忆闸极之相邻侧壁互相分开,氧化物或无氮化物间隔组件安排在最靠近第二源极/汲极区的电荷捕获介电结构之侧壁凹口内。

Patent Agency Ranking