-
公开(公告)号：TWI627549B
公开(公告)日：2018-06-21
申请号：TW106115171
申请日：2017-05-08
Inventor： 林威呈 , LIN, WEI CHENG , 陳志良 , CHEN, CHIH LIANG , 賴志明 , LAI, CHIH MING , 楊超源 , YOUNG, CHARLES CHEW-YUEN , 曾健庭 , TZENG, JIANN TYNG , 蕭錦濤 , SIO, KAM TOU , 劉如淦 , LIU, RU GUN , 彭士瑋 , PENG, SHIH WEI , 簡瑋成 , CHIEN, WEI CHEN
IPC: G06F17/50
-
公开(公告)号：TW201820416A
公开(公告)日：2018-06-01
申请号：TW106128563
申请日：2017-08-23
Inventor： 陳志良 , CHEN, CHIH-LIANG , 莊正吉 , CHUANG, CHENG-CHI , 賴志明 , LAI, CHIH-MING , 吳佳典 , WU, CHIA-TIEN , 楊 超源 , YOUNG, CHARLES CHEW-YUEN , 曾健庭 , TZENG, JIANN-TYNG , 蕭錦濤 , SIO, KAM-TOU , 劉如淦 , LIU, RU-GUN , 林威呈 , LIN, WEI-CHENG , 周雷峻 , CHOU, LEI-CHUN
Abstract: 一種自對準通孔及利用由雙重溝渠約束的自對準製程形成所述通孔來製作半導體裝置的方法。所述方法包括形成第一溝渠及在所述第一溝渠中沉積第一金屬。此後，所述製程包括在第一金屬之上沉積介電層，使得所述介電層的頂表面處於與第一溝渠的頂表面實質上相同的水平高度。接下來，形成第二溝渠且通過蝕刻介電層的被第一溝渠與所述第二溝渠之間的重疊區暴露出的部分來形成通孔。通孔暴露出第一金屬的一部分，且在第二溝渠中沉積第二金屬，使得所述第二金屬電耦合到所述第一金屬。
Abstract in simplified Chinese: 一种自对准通孔及利用由双重沟渠约束的自对准制程形成所述通孔来制作半导体设备的方法。所述方法包括形成第一沟渠及在所述第一沟渠中沉积第一金属。此后，所述制程包括在第一金属之上沉积介电层，使得所述介电层的顶表面处于与第一沟渠的顶表面实质上相同的水平高度。接下来，形成第二沟渠且通过蚀刻介电层的被第一沟渠与所述第二沟渠之间的重叠区暴露出的部分来形成通孔。通孔暴露出第一金属的一部分，且在第二沟渠中沉积第二金属，使得所述第二金属电耦合到所述第一金属。
-
公开(公告)号：TW201820397A
公开(公告)日：2018-06-01
申请号：TW106141619
申请日：2017-11-29
Inventor： 蕭錦濤 , SIO, KAM-TOU , 陳志良 , CHEN, CHIH-LIANG , 楊 超源 , YOUNG, CHARLES CHEW-YUEN , 莊惠中 , ZHUANG, HUI-ZHONG , 曾健庭 , TZENG, JIANN-TYNG , 邱奕勛 , CHIU, YI-HSUN
Abstract: 一種積體電路結構包括第一阱、植入物第一集合及植入物第二集合。所述第一阱包括：第一摻雜劑類型；第一部分，在第一方向上延伸且具有第一寬度；以及第二部分，與所述第一部分相鄰。所述第二部分在所述第一方向上延伸且具有大於所述第一寬度的第二寬度。所述植入物第一集合位於所述第一阱的所述第一部分中，且所述植入物第二集合位於所述第一阱的所述第二部分中。所述植入物第一集合中的至少一個植入物被配置成耦合至第一電源電壓。所述植入物第二集合中的每一植入物具有與所述植入物第一集合的第一摻雜劑類型不同的第二摻雜劑類型。
Abstract in simplified Chinese: 一种集成电路结构包括第一阱、植入物第一集合及植入物第二集合。所述第一阱包括：第一掺杂剂类型；第一部分，在第一方向上延伸且具有第一宽度；以及第二部分，与所述第一部分相邻。所述第二部分在所述第一方向上延伸且具有大于所述第一宽度的第二宽度。所述植入物第一集合位于所述第一阱的所述第一部分中，且所述植入物第二集合位于所述第一阱的所述第二部分中。所述植入物第一集合中的至少一个植入物被配置成耦合至第一电源电压。所述植入物第二集合中的每一植入物具有与所述植入物第一集合的第一掺杂剂类型不同的第二掺杂剂类型。
-
公开(公告)号：TW201802891A
公开(公告)日：2018-01-16
申请号：TW106109383
申请日：2017-03-21
Inventor： 陳志良 , CHEN, CHIH LIANG , 賴志明 , LAI, CHIH MING , 楊超源 , YOUNG, CHARLES CHEW-YUEN , 曾晉沅 , TSENG, CHIN YUAN , 曾健庭 , TZENG, JIANN TYNG , 蕭錦濤 , SIO, KAM TOU , 劉如淦 , LIU, RU GUN , 林緯良 , LIN, WEI LIANG , 周雷峻 , CHOU, LEI CHUN
IPC: H01L21/28 , H01L21/8244
CPC classification number: H01L27/1104 , H01L21/3083 , H01L21/3086 , H01L21/31144 , H01L21/823431 , H01L27/0886
Abstract: 一種製造用於包含鰭式場效電晶體之半導體裝置之鰭狀結構的方法，此方法包含：形成包含半導體基材和覆蓋半導體鰭狀結構的結構，此覆蓋半導體鰭狀結構經組織為至少第一組覆蓋半導體鰭狀結構和第二組覆蓋半導體鰭狀結構，其中第一組覆蓋半導體鰭狀結構的每一構件具有第一頂蓋，其具有第一蝕刻敏感度，且第二組覆蓋半導體鰭狀結構的每一構件具有第二頂蓋，其具有不同於第一蝕刻敏感度的第二蝕刻敏感度；以及從此結構移除第一組覆蓋半導體鰭狀結構的經選擇構件和第二組覆蓋半導體鰭狀結構的經選擇構件。
Abstract in simplified Chinese: 一种制造用于包含鳍式场效应管之半导体设备之鳍状结构的方法，此方法包含：形成包含半导体基材和覆盖半导体鳍状结构的结构，此覆盖半导体鳍状结构经组织为至少第一组覆盖半导体鳍状结构和第二组覆盖半导体鳍状结构，其中第一组覆盖半导体鳍状结构的每一构件具有第一顶盖，其具有第一蚀刻敏感度，且第二组覆盖半导体鳍状结构的每一构件具有第二顶盖，其具有不同于第一蚀刻敏感度的第二蚀刻敏感度；以及从此结构移除第一组覆盖半导体鳍状结构的经选择构件和第二组覆盖半导体鳍状结构的经选择构件。
-
公开(公告)号：TW202018864A
公开(公告)日：2020-05-16
申请号：TW108137550
申请日：2019-10-17
Inventor： 蕭錦濤 , SIO, KAM TOU , 曾健庭 , TZENG, JIANN TYNG , 林威呈 , LIN, WEI CHENG
IPC: H01L21/768 , H01L21/60
Abstract: 本案提供一種積體電路，此積體電路包括基板及在與基板的頂表面平行的第一方向上延伸的第一導電線，其中第一導電線距離基板的頂表面第一距離。積體電路進一步包括在與基板的頂表面平行的第二方向上延伸的第二導電線，其中此第二導電線距離基板的頂表面第二距離，並且第二距離大於第一距離。積體電路進一步包括在第一方向上延伸的第三導電線，其中第三導電線距離基板的頂表面第三距離，並且第三距離大於第二距離。積體電路進一步包括直接連接至第一導電線及第三導電線的超通孔。
Abstract in simplified Chinese: 本案提供一种集成电路，此集成电路包括基板及在与基板的顶表面平行的第一方向上延伸的第一导电线，其中第一导电线距离基板的顶表面第一距离。集成电路进一步包括在与基板的顶表面平行的第二方向上延伸的第二导电线，其中此第二导电线距离基板的顶表面第二距离，并且第二距离大于第一距离。集成电路进一步包括在第一方向上延伸的第三导电线，其中第三导电线距离基板的顶表面第三距离，并且第三距离大于第二距离。集成电路进一步包括直接连接至第一导电线及第三导电线的超通孔。
-
Patent Agency Ranking
公开(公告)号：TW201820481A
公开(公告)日：2018-06-01
申请号：TW106120371
申请日：2017-06-19
Inventor： 周雷峻 , CHOU, LEI-CHUN , 陳志良 , CHEN, CHIH-LIANG , 賴志明 , LAI, CHIH-MING , 楊 超源 , YOUNG, CHARLES CHEW-YUEN , 曾晉沅 , TSENG, CHIN-YUAN , 陳欣志 , CHEN, HSIN-CHIH , 朱熙甯 , JU, SHI-NING , 曾健庭 , TZENG, JIANN-TYNG , 蕭錦濤 , SIO, KAM-TOU , 劉如淦 , LIU, RU-GUN , 林威呈 , LIN, WEI-CHENG , 林緯良 , LIN, WEI-LIANG
IPC: H01L21/336 , H01L29/41
Abstract: 一種製造半導體裝置的方法包括：在基底上沉積第一材料；在所述基底上沉積第二材料，所述第二材料的蝕刻選擇性與所述第一材料的蝕刻選擇性不同；在所述第一材料及所述第二材料上沉積間隙壁材料；以及使用所述間隙壁材料作為蝕刻罩幕來蝕刻所述基底，以在所述第一材料之下形成鰭以及在所述第二材料之下形成鰭。
Abstract in simplified Chinese: 一种制造半导体设备的方法包括：在基底上沉积第一材料；在所述基底上沉积第二材料，所述第二材料的蚀刻选择性与所述第一材料的蚀刻选择性不同；在所述第一材料及所述第二材料上沉积间隙壁材料；以及使用所述间隙壁材料作为蚀刻罩幕来蚀刻所述基底，以在所述第一材料之下形成鳍以及在所述第二材料之下形成鳍。
-
公开(公告)号：TW201739005A
公开(公告)日：2017-11-01
申请号：TW106112964
申请日：2017-04-18
Inventor： 陳志良 , CHEN, CHIH LIANG , 莊正吉 , CHUANG, CHENG CHI , 賴志明 , LAI, CHIH MING , 吳佳典 , WU, CHIA TIEN , 楊超源 , YOUNG, CHARLES CHEW-YUEN , 楊惠婷 , YANG, HUI TING , 曾健庭 , TZENG, JIANN TYNG , 蕭錦濤 , SIO, KAM TOU , 劉如淦 , LIU, RU GUN , 陳順利 , CHEN, SHUN LI , 彭士瑋 , PENG, SHIH WEI , 林天祿 , LIN, TIEN LU
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/528 , H01L21/76883 , H01L21/76892 , H01L23/5226 , H01L27/0207 , H01L29/4916
Abstract: 本案提供一積體電路實例，此積體電路具有含金屬切割的高階二維(2D)金屬連接，且提供製造此積體電路之方法。用於製造積體電路的導電互連層的示例性方法可包含：藉由使用遠紫外線(extreme ultraviolet；EUV)微影術在積體電路的導電互連層上圖案化導電連接件部分，其中導電連接件部分經圖案化以橫穿積體電路的不同層中之多個半導體結構而延伸；及將導電連接件部分切割為複數個導電連接件段，其中導電連接件部分是藉由從半導體結構之間的金屬連接件部分的一或更多個位置上移除導電材料而切割的。
Abstract in simplified Chinese: 本案提供一集成电路实例，此集成电路具有含金属切割的高级二维(2D)金属连接，且提供制造此集成电路之方法。用于制造集成电路的导电互连层的示例性方法可包含：借由使用远紫外线(extreme ultraviolet；EUV)微影术在集成电路的导电互连层上图案化导电连接件部分，其中导电连接件部分经图案化以横穿集成电路的不同层中之多个半导体结构而延伸；及将导电连接件部分切割为复数个导电连接件段，其中导电连接件部分是借由从半导体结构之间的金属连接件部分的一或更多个位置上移除导电材料而切割的。
-
公开(公告)号：TW201737491A
公开(公告)日：2017-10-16
申请号：TW106111774
申请日：2017-04-07
Inventor： 蕭錦濤 , SIO, KAM TOU , 陳志良 , CHEN, CHIH LIANG , 楊超源 , YOUNG, CHARLES CHEW-YUEN , 余和哲 , YU, HO CHE
IPC: H01L29/78
CPC classification number: H01L21/76897 , H01L21/76805 , H01L21/76834 , H01L23/535 , H01L29/7851
Abstract: 一種半導體開關結構的實施例，包含源極接觸、汲極接觸、閘極與鰭片。接觸與閘極沿著第一方向延伸並且在垂直第一方向的第二方向上彼此間隔。閘極散佈於接觸之間。鰭片位於接觸與閘極兩者之下。鰭片沿第二方向延伸並且在第一方向上彼此間隔。接觸柱延伸穿過接觸之一，並且未碰觸閘極或鰭片。閘極柱延伸穿過閘極之一，並且未碰觸接觸或鰭片。接觸-閘極柱與接觸與閘極碰觸，但未與鰭片碰觸。
Abstract in simplified Chinese: 一种半导体开关结构的实施例，包含源极接触、汲极接触、闸极与鳍片。接触与闸极沿着第一方向延伸并且在垂直第一方向的第二方向上彼此间隔。闸极散布于接触之间。鳍片位于接触与闸极两者之下。鳍片沿第二方向延伸并且在第一方向上彼此间隔。接触柱延伸穿过接触之一，并且未碰触闸极或鳍片。闸极柱延伸穿过闸极之一，并且未碰触接触或鳍片。接触-闸极柱与接触与闸极碰触，但未与鳍片碰触。
-
公开(公告)号：TW201715684A
公开(公告)日：2017-05-01
申请号：TW105133837
申请日：2016-10-20
Inventor： 彭士瑋 , PENG, SHIH WEI , 曾健庭 , TZENG, JIANN TYNG , 陳志良 , CHEN, CHIH LIANG , 賴志明 , LAI, CHIH MING , 蕭錦濤 , SIO, KAM TOU , 嚴永松 , YEN, YUNG SUNG , 陳俊光 , CHEN, CHUN KUANG , 劉如淦 , LIU, RU GUN , 楊 超源 , YOUNG, CHARLES CHEW-YUEN
IPC: H01L23/52
CPC classification number: H01L23/5286 , H01L21/76816 , H01L21/76892 , H01L23/5226 , H01L23/528 , H01L28/00
Abstract: 本發明實施例提供一種具有雙電源軌結構的積體晶片。積體晶片包括第一金屬內連線層，具有以第一方向延伸的第一下方金屬線。第二金屬內連線層，包括連接引腳，藉由第一介層孔層耦接至第一下方金屬線且以第二方向延伸於第一下方金屬線上方，第二方向垂直於第一方向。第三金屬內連線層，包括上方金屬線，以第一方向延伸於第一下方金屬線和連接引腳上方。上方金屬線藉由第二介層孔層耦接至連接引腳，第二介層孔層係配置位於第一介層孔層上方。藉由下方金屬佈線和上方金屬佈線減小連接至連接引腳的電流密度，從而減小電致遷移及/或壓降問題。
Abstract in simplified Chinese: 本发明实施例提供一种具有双电源轨结构的积体芯片。积体芯片包括第一金属内连接层，具有以第一方向延伸的第一下方金属线。第二金属内连接层，包括连接引脚，借由第一介层孔层耦接至第一下方金属线且以第二方向延伸于第一下方金属在线方，第二方向垂直于第一方向。第三金属内连接层，包括上方金属线，以第一方向延伸于第一下方金属线和连接引脚上方。上方金属线借由第二介层孔层耦接至连接引脚，第二介层孔层系配置位于第一介层孔层上方。借由下方金属布线和上方金属布线减小连接至连接引脚的电流密度，从而减小电致迁移及/或压降问题。
-
公开(公告)号：TWI673777B
公开(公告)日：2019-10-01
申请号：TW106136030
申请日：2017-10-20
Inventor： 蕭錦濤 , SIO, KAM-TOU , 陳志良 , CHEN, CHIH-LIANG , 賴志明 , LAI, CHIH-MING , 楊 超源 , YOUNG, CHARLES CHEW-YUEN , 楊惠婷 , YANG, HUI-TING , 高克斌 , KAO, KO-BIN , 劉如淦 , LIU, RU-GUN , 陳順利 , CHEN, SHUN-LI
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.021 seconds)
