堆疊記憶體佈線技術
    6.
    发明专利
    堆疊記憶體佈線技術 审中-公开
    堆栈内存布线技术

    公开(公告)号:TW202018915A

    公开(公告)日:2020-05-16

    申请号:TW108133739

    申请日:2019-09-19

    摘要: 本發明提供用於在一主機與動態隨機存取記憶體(DRAM)之間的信號佈線之技術。在一實例中,用於一動態隨機存取記憶體(DRAM)晶粒之一佈線層可包含:多個矽通孔(TSV)終端,其等經組態以與該DRAM之TSV電耦合;一中間介面區域;及多個佈線跡線。該多個TSV終端可配置於多個TSV區域中。該多個TSV區域可配置成兩行。該中間介面區域可包含經組態以經由一微柱狀凸塊與一半導體中介層之對應微柱狀凸塊終端耦合之多個微柱狀凸塊終端。該多個佈線跡線可將該多個TSV區域之控制TSV終端與該中間介面之一對應微柱狀凸塊終端耦合。

    简体摘要: 本发明提供用于在一主机与动态随机存取内存(DRAM)之间的信号布线之技术。在一实例中,用于一动态随机存取内存(DRAM)晶粒之一布线层可包含:多个硅通孔(TSV)终端,其等经组态以与该DRAM之TSV电耦合;一中间界面区域;及多个布线迹线。该多个TSV终端可配置于多个TSV区域中。该多个TSV区域可配置成两行。该中间界面区域可包含经组态以经由一微柱状凸块与一半导体中介层之对应微柱状凸块终端耦合之多个微柱状凸块终端。该多个布线迹线可将该多个TSV区域之控制TSV终端与该中间界面之一对应微柱状凸块终端耦合。

    細粒度動態隨機存取記憶體
    10.
    发明专利
    細粒度動態隨機存取記憶體 审中-公开
    细粒度动态随机存取内存

    公开(公告)号:TW201911528A

    公开(公告)日:2019-03-16

    申请号:TW107119752

    申请日:2018-06-08

    摘要: 描述與動態隨機存取記憶體(DRAM)相關之系統、設備及方法,該DRAM諸如細粒度DRAM。舉例而言,可將一記憶體裝置中之一記憶體單元陣列分割成若干區。各區可包括複數個記憶體單元庫。各區可與經組態以與一主機裝置通信之一資料通道相關聯。在一些實例中,該陣列之各通道可包括兩個或多於兩個資料接腳。在各種實例中,每通道的資料接腳之比率可為二或四。其他實例可包括每通道八個資料接腳。

    简体摘要: 描述与动态随机存取内存(DRAM)相关之系统、设备及方法,该DRAM诸如细粒度DRAM。举例而言,可将一内存设备中之一内存单元数组分割成若干区。各区可包括复数个内存单元库。各区可与经组态以与一主机设备通信之一数据信道相关联。在一些实例中,该数组之各信道可包括两个或多于两个数据接脚。在各种实例中,每信道的数据接脚之比率可为二或四。其他实例可包括每信道八个数据接脚。