-
公开(公告)号:TWI512743B
公开(公告)日:2015-12-11
申请号:TW098134008
申请日:2009-10-07
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 基斯 布蘭特 , KEETH, BRENT , 馬丁 克里斯G , MARTIN, CHRIS G. , 曼寧 卓依A , MANNING, TROY A. , 傑德羅 喬M , JEDDELOH, JOE M. , 克利斯 堤摩西B , COWLES, TIMOTHY B. , 瑞哈默 吉姆 , REHMEYER, JIM , 拉伯吉 保羅A , LABERGE, PAUL A.
CPC分类号: G06F12/08 , G06F12/10 , G11C5/025 , G11C29/04 , G11C29/18 , G11C29/76 , G11C29/78 , G11C29/808 , G11C29/812 , G11C29/883 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/17181 , H01L2924/00014 , H01L2924/15311 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
-
公开(公告)号:TWI497672B
公开(公告)日:2015-08-21
申请号:TW098130799
申请日:2009-09-11
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 基斯 布蘭特 , KEETH, BRENT , 海雅特 馬克 , HIATT, MARK , 李 泰瑞R , LEE, TERRY R. , 杜朵 馬克 , TUTTLE, MARK , 艾德芬妮 瑞赫 , ADVANI, RAHUL , 史雷克 約翰F , SCHRECK, JOHN F.
CPC分类号: H01L25/0657 , H01L23/50 , H01L23/5385 , H01L23/66 , H01L25/0655 , H01L2223/6677 , H01L2224/0401 , H01L2224/06181 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2225/0652 , H01L2225/06541 , H01L2225/06572 , H01L2924/01004 , H01L2924/15311 , Y10T29/49165
-
3.致能介面晶粒及複數個晶粒堆疊間之並行通訊之設備、堆疊式裝置中之交錯式傳導路徑、及用於形成及操作其之方法 有权
简体标题: 致能界面晶粒及复数个晶粒堆栈间之并行通信之设备、堆栈式设备中之交错式传导路径、及用于形成及操作其之方法公开(公告)号:TWI567806B
公开(公告)日:2017-01-21
申请号:TW100111103
申请日:2011-03-30
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 基斯 布蘭特 , KEETH, BRENT , 莫札諾 克里斯多夫K , MORZANO, CHRISTOPHER K.
IPC分类号: H01L21/30
CPC分类号: H01L25/0652 , G06F13/385 , G11C5/02 , H01L23/3128 , H01L23/481 , H01L25/0657 , H01L25/18 , H01L2224/16145 , H01L2225/06513 , H01L2225/06541 , H01L2225/06544 , H01L2225/06555
-
公开(公告)号:TW201443892A
公开(公告)日:2014-11-16
申请号:TW103105694
申请日:2014-02-20
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 基斯 布蘭特 , KEETH, BRENT , 拉瑪斯瓦米 杜萊 維莎卡 尼爾摩 , RAMASWAMY, DURAI VISHAK NIRMAL , 珊得胡 高提傑S , SANDHU, GURTEJ S. , 強生 亞當D , JOHNSON, ADAM D. , 西利士 史考特E , SILLS, SCOTT E. , 卡德羅尼 亞歷山卓 , CALDERONI, ALESSANDRO
IPC分类号: G11C11/401
CPC分类号: G11C13/0069 , G11C13/00 , G11C13/0004 , G11C13/0007 , G11C13/0021 , G11C13/0064 , G11C2013/0066 , G11C2013/0071 , G11C2013/0076 , G11C2013/0083 , H01L22/14
摘要: 本發明闡述形成一記憶體單元之裝置及方法。在一個如此之方法中,施加至諸如一電阻性RAM(RRAM)記憶體單元之一記憶體單元之一形成電荷經監控以判定形成該單元之進度。若該單元正過於緩慢地消耗電荷,則可施加一較高電壓。若該單元正過於快速地消耗電荷,則可施加一較低電壓。可藉由將一電容器充電至一特定位準來監控該電荷,接著監控該電容器透過該單元之放電速率。該監控可使用比較器來量測該電荷。該監控亦可使用一類比轉數位轉換器來執行該監控。
简体摘要: 本发明阐述形成一内存单元之设备及方法。在一个如此之方法中,施加至诸如一电阻性RAM(RRAM)内存单元之一内存单元之一形成电荷经监控以判定形成该单元之进度。若该单元正过于缓慢地消耗电荷,则可施加一较高电压。若该单元正过于快速地消耗电荷,则可施加一较低电压。可借由将一电容器充电至一特定位准来监控该电荷,接着监控该电容器透过该单元之放电速率。该监控可使用比较器来量测该电荷。该监控亦可使用一模拟转数码转换器来运行该监控。
-
公开(公告)号:TWI388861B
公开(公告)日:2013-03-11
申请号:TW097139742
申请日:2008-10-16
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 布蘭特 基斯 , KEETH, BRENT
IPC分类号: G01R31/28
CPC分类号: H01L25/0657 , G11C5/02 , G11C5/04 , G11C5/06 , G11C29/02 , G11C29/022 , G11C29/70 , G11C2029/3202 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06596 , H01L2924/0002 , H01L2924/1531 , H01L2924/00
-
公开(公告)号:TW202018915A
公开(公告)日:2020-05-16
申请号:TW108133739
申请日:2019-09-19
申请人: 美商美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 基斯 布蘭特 , KEETH, BRENT
IPC分类号: H01L27/108 , H01L21/8242 , H01L23/528
摘要: 本發明提供用於在一主機與動態隨機存取記憶體(DRAM)之間的信號佈線之技術。在一實例中,用於一動態隨機存取記憶體(DRAM)晶粒之一佈線層可包含:多個矽通孔(TSV)終端,其等經組態以與該DRAM之TSV電耦合;一中間介面區域;及多個佈線跡線。該多個TSV終端可配置於多個TSV區域中。該多個TSV區域可配置成兩行。該中間介面區域可包含經組態以經由一微柱狀凸塊與一半導體中介層之對應微柱狀凸塊終端耦合之多個微柱狀凸塊終端。該多個佈線跡線可將該多個TSV區域之控制TSV終端與該中間介面之一對應微柱狀凸塊終端耦合。
简体摘要: 本发明提供用于在一主机与动态随机存取内存(DRAM)之间的信号布线之技术。在一实例中,用于一动态随机存取内存(DRAM)晶粒之一布线层可包含:多个硅通孔(TSV)终端,其等经组态以与该DRAM之TSV电耦合;一中间界面区域;及多个布线迹线。该多个TSV终端可配置于多个TSV区域中。该多个TSV区域可配置成两行。该中间界面区域可包含经组态以经由一微柱状凸块与一半导体中介层之对应微柱状凸块终端耦合之多个微柱状凸块终端。该多个布线迹线可将该多个TSV区域之控制TSV终端与该中间界面之一对应微柱状凸块终端耦合。
-
公开(公告)号:TW201515176A
公开(公告)日:2015-04-16
申请号:TW103109311
申请日:2014-03-14
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 傑德羅 喬瑟夫M , JEDDELOH, JOE M. , 基斯 布蘭特 , KEETH, BRENT
IPC分类号: H01L21/8239 , H01L23/50 , G11C5/02
CPC分类号: G11C5/066 , G11C5/025 , G11C5/14 , G11C7/10 , G11C11/4063 , H01L25/0657 , H01L2224/16225 , H01L2924/0002 , H01L2924/15192 , H01L2924/15311 , H01L2924/00
摘要: 本文中大體闡述用於提供一彈性記憶體系統之一系統及方法之實施例。在某些實施例中,提供一基板,其中一記憶體堆疊耦合至該基板。該記憶體堆疊包含一定數目個記憶體庫。一控制器亦耦合至該基板且包含耦合至該記憶體堆疊之該數目個記憶體庫之一定數目個記憶體庫介面區塊,其中記憶體庫介面區塊之該數目小於記憶體庫之該數目。
简体摘要: 本文中大体阐述用于提供一弹性内存系统之一系统及方法之实施例。在某些实施例中,提供一基板,其中一内存堆栈耦合至该基板。该内存堆栈包含一定数目个内存库。一控制器亦耦合至该基板且包含耦合至该内存堆栈之该数目个内存库之一定数目个内存库界面区块,其中内存库界面区块之该数目小于内存库之该数目。
-
公开(公告)号:TW201330218A
公开(公告)日:2013-07-16
申请号:TW101142516
申请日:2012-11-14
申请人: 美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 古斯厄斯 史蒂芬K , GROOTHUIS, STEVEN K. , 李健 , LI, JIAN , 張浩鈞 , ZHANG, HAOJUN , 席維斯崔 保羅A , SILVESTRI, PAUL A. , 李曉 , LI, XIAO , 羅時劍 , LUO, SHIJIAN , 英格蘭 路克G , ENGLAND, LUKE G. , 基斯 布蘭特 , KEETH, BRENT , 甘德席 傑斯皮德S , GANDHI, JASPREET S.
CPC分类号: H01L23/36 , H01L23/3675 , H01L23/3677 , H01L23/3736 , H01L23/42 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2224/73204 , H01L2225/06513 , H01L2225/06544 , H01L2225/06589 , H01L2924/15311
摘要: 本文揭示具有多個熱路徑之堆疊半導體晶粒組件及相關系統和方法。在一實施例中,一個半導體晶粒組件可包含配置成一堆疊之複數個第一半導體晶粒及承載該等第一半導體晶粒之一第二半導體晶粒。該第二半導體晶粒可包含在該等第一半導體晶粒之至少一側上向外側向延伸的一周邊部分。該半導體晶粒組件可進一步包含在該第二半導體晶粒之該周邊部分處的一熱傳送特徵。該等第一半導體晶粒可界定一第一熱路徑,並且該熱傳送特徵可界定自該等第一半導體晶粒分離的一第二熱路徑。
简体摘要: 本文揭示具有多个热路径之堆栈半导体晶粒组件及相关系统和方法。在一实施例中,一个半导体晶粒组件可包含配置成一堆栈之复数个第一半导体晶粒及承载该等第一半导体晶粒之一第二半导体晶粒。该第二半导体晶粒可包含在该等第一半导体晶粒之至少一侧上向外侧向延伸的一周边部分。该半导体晶粒组件可进一步包含在该第二半导体晶粒之该周边部分处的一热发送特征。该等第一半导体晶粒可界定一第一热路径,并且该热发送特征可界定自该等第一半导体晶粒分离的一第二热路径。
-
公开(公告)号:TWI681525B
公开(公告)日:2020-01-01
申请号:TW103109311
申请日:2014-03-14
申请人: 美商美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 傑德羅 喬瑟夫M , JEDDELOH, JOE M. , 基斯 布蘭特 , KEETH, BRENT
IPC分类号: H01L23/50 , H01L21/8239 , G11C5/02
-
公开(公告)号:TW201911528A
公开(公告)日:2019-03-16
申请号:TW107119752
申请日:2018-06-08
申请人: 美商美光科技公司 , MICRON TECHNOLOGY, INC.
发明人: 基斯 布蘭特 , KEETH, BRENT
IPC分类号: H01L25/065 , G11C11/4096 , G11C5/06 , G11C8/12
摘要: 描述與動態隨機存取記憶體(DRAM)相關之系統、設備及方法,該DRAM諸如細粒度DRAM。舉例而言,可將一記憶體裝置中之一記憶體單元陣列分割成若干區。各區可包括複數個記憶體單元庫。各區可與經組態以與一主機裝置通信之一資料通道相關聯。在一些實例中,該陣列之各通道可包括兩個或多於兩個資料接腳。在各種實例中,每通道的資料接腳之比率可為二或四。其他實例可包括每通道八個資料接腳。
简体摘要: 描述与动态随机存取内存(DRAM)相关之系统、设备及方法,该DRAM诸如细粒度DRAM。举例而言,可将一内存设备中之一内存单元数组分割成若干区。各区可包括复数个内存单元库。各区可与经组态以与一主机设备通信之一数据信道相关联。在一些实例中,该数组之各信道可包括两个或多于两个数据接脚。在各种实例中,每信道的数据接脚之比率可为二或四。其他实例可包括每信道八个数据接脚。
-
-
-
-
-
-
-
-
-