-
公开(公告)号：TWI620357B
公开(公告)日：2018-04-01
申请号：TW102146176
申请日：2013-12-13
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
CPC分类号： H01L45/04 , H01L27/2436 , H01L27/2463 , H01L45/1233 , H01L45/1675
-
公开(公告)号：TWI441285B
公开(公告)日：2014-06-11
申请号：TW100103446
申请日：2011-01-28
发明人： 吳 亞伯 , WU, ALBERT , 陳若文 , CHEN, ROAWEN , 韓忠群 , HAN, CHUNG-CHYUNG , 劉憲明 , LIOU, SHIANN-MING , 衛健群 , WEI, CHIEN-CHUAN , 常潤滋 , CHANG, RUNZI , 吳嘉洛 , WU, SCOTT , 鄭全成 , CHENG, CHUAN-CHENG
CPC分类号： H01L25/04 , H01L21/486 , H01L21/565 , H01L21/76877 , H01L21/76898 , H01L23/13 , H01L23/147 , H01L23/3677 , H01L23/49827 , H01L23/49833 , H01L23/49838 , H01L24/09 , H01L24/16 , H01L24/17 , H01L24/33 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/05624 , H01L2224/05647 , H01L2224/13024 , H01L2224/14181 , H01L2224/16225 , H01L2224/16235 , H01L2224/16238 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2224/81193 , H01L2224/83904 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/12042 , H01L2924/12044 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/15156 , H01L2924/15159 , H01L2924/15311 , H01L2924/1532 , H01L2924/15331 , H01L2924/181 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
-
3.发明专利凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES 审中-公开凹入的半导体基底和相关技术 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES
公开(公告)号：TW201140714A
公开(公告)日：2011-11-16
申请号：TW100103448
申请日：2011-01-28
申请人： 馬維爾國際貿易有限公司
IPC分类号： H01L
CPC分类号： H01L25/04 , H01L21/486 , H01L21/565 , H01L21/76877 , H01L21/76898 , H01L23/13 , H01L23/147 , H01L23/3677 , H01L23/49827 , H01L23/49833 , H01L23/49838 , H01L24/09 , H01L24/16 , H01L24/17 , H01L24/33 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/05624 , H01L2224/05647 , H01L2224/13024 , H01L2224/14181 , H01L2224/16225 , H01L2224/16235 , H01L2224/16238 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2224/81193 , H01L2224/83904 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/12042 , H01L2924/12044 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/15156 , H01L2924/15159 , H01L2924/15311 , H01L2924/1532 , H01L2924/15331 , H01L2924/181 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 本發明提供一種凹入的半導體基底和相關技術。本公開的實施方式提供一種方法，該方法包括提供具有（i）第一表面和（ii）與所述第一表面相反佈置的第二表面的半導體基底，在所述半導體基底的第一表面中形成一個或更多個過孔，所述一個或更多個過孔初始僅穿過所述半導體基底的一部分而不到達所述第二表面，在所述半導體基底的第一表面上形成電介質膜，在所述電介質膜上形成再分佈層，所述再分佈層電耦合至所述一個或更多個過孔，將一個或更多個裸片耦合至所述再分佈層，形成模塑膠以封裹所述一個或更多個裸片的至少一部分，以及使所述半導體基底的第二表面凹入以暴露所述一個或更多個過孔。可以描述和/或請求保護其他實施方式。
简体摘要： 本发明提供一种凹入的半导体基底和相关技术。本公开的实施方式提供一种方法，该方法包括提供具有（i）第一表面和（ii）与所述第一表面相反布置的第二表面的半导体基底，在所述半导体基底的第一表面中形成一个或更多个过孔，所述一个或更多个过孔初始仅穿过所述半导体基底的一部分而不到达所述第二表面，在所述半导体基底的第一表面上形成电介质膜，在所述电介质膜上形成再分布层，所述再分布层电耦合至所述一个或更多个过孔，将一个或更多个裸片耦合至所述再分布层，形成模塑胶以封裹所述一个或更多个裸片的至少一部分，以及使所述半导体基底的第二表面凹入以暴露所述一个或更多个过孔。可以描述和/或请求保护其他实施方式。
-
公开(公告)号：TWI603325B
公开(公告)日：2017-10-21
申请号：TW102137130
申请日：2013-10-15
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
CPC分类号： G11C13/004 , G11C7/067 , G11C11/1653 , G11C11/1673 , G11C11/1693 , G11C13/0002 , G11C13/0061
-
公开(公告)号：TW201436321A
公开(公告)日：2014-09-16
申请号：TW102146176
申请日：2013-12-13
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
CPC分类号： H01L45/04 , H01L27/2436 , H01L27/2463 , H01L45/1233 , H01L45/1675
摘要： 一種用於導電及電阻元件之相對應次解析度特徵之製造的控制方法，包括下列步驟：形成電阻層的堆疊；在形成電阻層的堆疊之前或之後，形成傳導層；在電阻層的堆疊或傳導層上塗佈遮罩層；在遮罩層上形成第一間隔物；使用第一間隔物作為第一遮罩來蝕刻掉遮罩層的第一部分以提供剩餘部分；在電阻層的堆疊或傳導層及遮罩層的剩餘部分上形成第二間隔物；蝕刻掉遮罩層的剩餘部分的第二部分以形成島狀物；使用島狀物作為第二遮罩去蝕刻電阻層的堆疊以形成記憶體的電阻元件及蝕刻傳導層以形成記憶體的傳導元件。
简体摘要： 一种用于导电及电阻组件之相对应次分辨率特征之制造的控制方法，包括下列步骤：形成电阻层的堆栈；在形成电阻层的堆栈之前或之后，形成传导层；在电阻层的堆栈或传导层上涂布遮罩层；在遮罩层上形成第一间隔物；使用第一间隔物作为第一遮罩来蚀刻掉遮罩层的第一部分以提供剩余部分；在电阻层的堆栈或传导层及遮罩层的剩余部分上形成第二间隔物；蚀刻掉遮罩层的剩余部分的第二部分以形成岛状物；使用岛状物作为第二遮罩去蚀刻电阻层的堆栈以形成内存的电阻组件及蚀刻传导层以形成内存的传导组件。
-
公开(公告)号：TW201432884A
公开(公告)日：2014-08-16
申请号：TW102137135
申请日：2013-10-15
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER , 常潤滋 , CHANG, RUNZI
IPC分类号： H01L27/10 , H01L21/8239
CPC分类号： H01L45/1273 , G11C13/0002 , G11C13/0007 , G11C13/0069 , G11C2213/79 , H01L27/2436 , H01L45/08 , H01L45/085 , H01L45/1233 , H01L45/146 , H01L45/16 , Y10T29/49117
摘要： 電阻式隨機存取記憶體的單元包括電阻式元件和存取器件。電阻式元件包括(i)第一電極和(ii)第二電極。存取器件被配置為選擇和取消選擇單元。存取器件包括(i)連接至第一接觸的第一端子和(ii)連接至第二接觸的第二端子。第二接觸經由第三接觸連接至電阻式元件的第二電極。第三接觸包括(i)與第二接觸相接觸的第一表面和(ii)與第二電極相接觸的第二表面。第一表面限定第一表面面積，並且第二表面限定第二表面面積。第一表面面積大於第二表面面積。
简体摘要： 电阻式随机存取内存的单元包括电阻式组件和存取器件。电阻式组件包括(i)第一电极和(ii)第二电极。存取器件被配置为选择和取消选择单元。存取器件包括(i)连接至第一接触的第一端子和(ii)连接至第二接触的第二端子。第二接触经由第三接触连接至电阻式组件的第二电极。第三接触包括(i)与第二接触相接触的第一表面和(ii)与第二电极相接触的第二表面。第一表面限定第一表面面积，并且第二表面限定第二表面面积。第一表面面积大于第二表面面积。
-
公开(公告)号：TWI625725B
公开(公告)日：2018-06-01
申请号：TW102137127
申请日：2013-10-15
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
IPC分类号： G11C13/00
-
公开(公告)号：TWI612668B
公开(公告)日：2018-01-21
申请号：TW102136822
申请日：2013-10-11
发明人： 常潤滋 , CHANG, RUNZI , 鄭全成 , CHENG, CHUAN-CHENG
CPC分类号： H01L21/823431 , H01L21/28035 , H01L21/76224 , H01L21/764 , H01L21/845 , H01L27/0886 , H01L27/1211 , H01L29/66795
-
公开(公告)号：TW201435874A
公开(公告)日：2014-09-16
申请号：TW102138479
申请日：2013-10-24
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER , 常潤滋 , CHANG, RUNZI
CPC分类号： G11C13/0069 , G11C11/16 , G11C13/00 , G11C13/0033 , G11C13/004 , G11C29/50008 , G11C2013/0076 , G11C2013/0083
摘要： 一種記憶體，包括記憶體單元陣列、第一模組和第二模組。第一模組被配置為將記憶體單元的第一狀態與基準進行比較。記憶體單元處於記憶體單元陣列中。第二模組被配置為在記憶體單元的讀取週期或者寫入週期之後並且基於比較，重新形成記憶體單元以調節記憶體單元的第一狀態與第二狀態之間的差值。
简体摘要： 一种内存，包括内存单元数组、第一模块和第二模块。第一模块被配置为将内存单元的第一状态与基准进行比较。内存单元处于内存单元数组中。第二模块被配置为在内存单元的读取周期或者写入周期之后并且基于比较，重新形成内存单元以调节内存单元的第一状态与第二状态之间的差值。
-
公开(公告)号：TWI612520B
公开(公告)日：2018-01-21
申请号：TW102137138
申请日：2013-10-15
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
CPC分类号： G11C7/065 , G11C7/06 , G11C7/067 , G11C7/1057 , G11C7/106 , G11C11/1653 , G11C11/1673 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/004 , G11C29/026
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.017 秒)
