公开(公告)号：US20060046448A1

公开(公告)日：2006-03-02

申请号：US10925517

申请日：2004-08-25

申请人： Chris Barns ,  Matt Prince ,  Mark Doczy ,  Justin Brask ,  Jack Kavalieros

发明人： Chris Barns ,  Matt Prince ,  Mark Doczy ,  Justin Brask ,  Jack Kavalieros

IPC分类号： H01L21/3205 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/517 ,  H01L29/78

摘要： Replacement metal gates may be formed by removing a polysilicon layer from a gate structure. The gate structure may be formed by patterning the polysilicon layer and depositing a spacer layer over the gate structure such that the spacer layer has a first polish rate. The spacer layer is then etched to form a sidewall spacer. An interlayer dielectric is applied over the gate structure with the sidewall spacer. The interlayer dielectric has a second polish rate higher than the first polish rate. A hard mask may also be applied over the gate structure and implanted so that the hard mask may be more readily removed.

摘要翻译： 可以通过从栅极结构去除多晶硅层来形成替代金属栅极。 栅极结构可以通过图案化多晶硅层并在栅极结构上沉积间隔层形成，使得间隔层具有第一抛光速率。 然后对间隔层进行蚀刻以形成侧壁间隔物。 在栅极结构上用侧壁间隔物施加层间电介质。 层间电介质具有比第一抛光速率高的第二抛光速率。 硬掩模也可以施加在栅极结构上并被植入，使得硬掩模可以更容易地去除。

公开(公告)号：US20060030104A1

公开(公告)日：2006-02-09

申请号：US11248737

申请日：2005-10-11

申请人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

发明人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

IPC分类号： H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

摘要翻译： 至少p型和n型半导体器件沉积在包含金属或金属合金栅极的半导体晶片上。 更具体地，在具有n型和p型金属栅极的半导体晶片上形成互补金属氧化物半导体（CMOS）器件。

公开(公告)号：US20050040469A1

公开(公告)日：2005-02-24

申请号：US10946502

申请日：2004-09-20

申请人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

发明人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

IPC分类号： H01L21/3213 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

摘要翻译： 至少p型和n型半导体器件沉积在包含金属或金属合金栅极的半导体晶片上。 更具体地，在具有n型和p型金属栅极的半导体晶片上形成互补金属氧化物半导体（CMOS）器件。

公开(公告)号：US20070152271A1

公开(公告)日：2007-07-05

申请号：US11322745

申请日：2005-12-30

申请人： Gilbert Dewey ,  Mark Doczy ,  Suman Datta ,  Justin Brask ,  Matthew Metz

发明人： Gilbert Dewey ,  Mark Doczy ,  Suman Datta ,  Justin Brask ,  Matthew Metz

IPC分类号： H01L21/8234 ,  H01L21/336 ,  H01L29/76

CPC分类号： H01L29/513 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/823828 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66795 ,  H01L29/78

摘要： A method of manufacturing a semiconductor device and a novel semiconductor device are disclosed herein. An exemplary method includes sputtering a capping layer in-situ on a gate dielectric layer, before any high temperature processing steps are performed.

摘要翻译： 本文公开了半导体器件和新型半导体器件的制造方法。 示例性的方法包括在执行任何高温处理步骤之前，在栅介质层上原位溅射覆盖层。

公开(公告)号：US20070231997A1

公开(公告)日：2007-10-04

申请号：US11395860

申请日：2006-03-31

申请人： Brian Doyle ,  Titash Rakshit ,  Robert Chau ,  Suman Datta ,  Justin Brask ,  Uday Shah

发明人： Brian Doyle ,  Titash Rakshit ,  Robert Chau ,  Suman Datta ,  Justin Brask ,  Uday Shah

IPC分类号： H01L21/8242

CPC分类号： H01L29/7853 ,  H01L29/66818

摘要： A multi-body thickness (MBT) field effect transistor (FET) comprises a silicon body formed on a substrate. The silicon body may comprise a wide section and a narrow section between the wide section and the substrate. The silicon body may comprise more than one pair of a wide section and a narrow section, each pair being located at a different height of the silicon body. The silicon body is surrounded by a gate material on three sides. The substrate may be a bulk silicon substrate or a silicon-on-insulator (SOI) substrate. The MBT-FET combines the advantages of a wide fin device and a narrow fin device.

摘要翻译： 多体厚度（MBT）场效应晶体管（FET）包括形成在衬底上的硅体。 硅体可以包括在宽部分和基底之间的宽的部分和窄的部分。 硅体可以包括多于一对宽的部分和窄的部分，每对位于硅体的不同高度处。 硅体由三面的栅极材料包围。 衬底可以是体硅衬底或绝缘体上硅（SOI）衬底。 MBT-FET结合了宽鳍片器件和窄鳍片器件的优点。

公开(公告)号：US20070152266A1

公开(公告)日：2007-07-05

申请号：US11322795

申请日：2005-12-29

申请人： Brian Doyle ,  Justin Brask ,  Amlan Majumdar ,  Suman Datta ,  Jack Kavalieros ,  Marko Radosavljevic ,  Robert Chau

发明人： Brian Doyle ,  Justin Brask ,  Amlan Majumdar ,  Suman Datta ,  Jack Kavalieros ,  Marko Radosavljevic ,  Robert Chau

IPC分类号： H01L29/76

CPC分类号： H01L29/785 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66795 ,  H01L29/7848

摘要： The fabrication of a tri-gate transistor formed with a replacement gate process is described. A nitride dummy gate, in one embodiment, is used allowing the growth of epitaxial source and drain regions immediately adjacent to the dummy gate. This reduces the external resistance.

摘要翻译： 描述了用替换栅极工艺形成的三栅极晶体管的制造。 在一个实施例中，使用氮化物虚拟栅极，允许生长与伪栅极紧邻的外延源极和漏极区域。 这减少了外部电阻。

公开(公告)号：US20070090416A1

公开(公告)日：2007-04-26

申请号：US11238447

申请日：2005-09-28

申请人： Brian Doyle ,  Been-Yih Jin ,  Jack Kavalieros ,  Suman Datta ,  Justin Brask ,  Robert Chau

发明人： Brian Doyle ,  Been-Yih Jin ,  Jack Kavalieros ,  Suman Datta ,  Justin Brask ,  Robert Chau

IPC分类号： H01L29/76

CPC分类号： H01L21/845 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/1054 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/785

摘要： Described herein are a device utilizing a gate electrode material with a single work function for both the pMOS and nMOS transistors where the magnitude of the transistor threshold voltages is modified by semiconductor band engineering and article made thereby. Further described herein are methods of fabricating a device formed of complementary (pMOS and nMOS) transistors having semiconductor channel regions which have been band gap engineered to achieve a low threshold voltage.

摘要翻译： 这里描述了利用具有单功函数的栅电极材料的器件，用于pMOS和nMOS晶体管，其中晶体管阈值电压的幅度由半导体带工程和由此制成的制品修改。 本文进一步描述的是制造由互补（pMOS和nMOS）晶体管形成的器件的方法，该晶体管具有被设计成能够实现低阈值电压的带隙的半导体沟道区。

公开(公告)号：US20070063306A1

公开(公告)日：2007-03-22

申请号：US11234014

申请日：2005-09-22

申请人： Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Suman Datta ,  Robert Chau

发明人： Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Suman Datta ,  Robert Chau

IPC分类号： H01L27/095

CPC分类号： H01L21/02667 ,  H01L21/02532 ,  H01L21/02609 ,  H01L21/2022 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/045 ,  H01L29/785

摘要： Embodiments of the invention provide a substrate with a surface having different crystal orientations in different areas. Embodiments of the invention provide a substrate with a portion having a crystal orientation and another portion having a crystal orientation. N— and P-type devices may both be formed on the substrate, with each type of device having the proper crystal orientation for optimum performance.

摘要翻译： 本发明的实施例提供一种具有在不同区域中具有不同晶体取向的表面的基底。 本发明的实施方案提供了具有<100>晶体取向的部分和具有<110>晶体取向的另一部分的基底。 可以在衬底上形成N型和P型器件，每种类型的器件具有适当的晶体取向以实现最佳性能。

公开(公告)号：US20070145487A1

公开(公告)日：2007-06-28

申请号：US11320309

申请日：2005-12-27

申请人： Jack Kavalieros ,  Justin Brask ,  Suman Datta ,  Brian Doyle ,  Robert Chau

发明人： Jack Kavalieros ,  Justin Brask ,  Suman Datta ,  Brian Doyle ,  Robert Chau

IPC分类号： H01L29/94

CPC分类号： H01L29/785 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848

摘要： Embodiments of the invention provide a device with a multiple gates. Stress material within recesses of a device body metal gate may cause a stress in channel regions of the device, thereby improving performance of the device.

摘要翻译： 本发明的实施例提供具有多个门的装置。 器件金属门的凹槽内的应力材料可能在器件的沟道区域中引起应力，从而提高器件的性能。

公开(公告)号：US20070141790A1

公开(公告)日：2007-06-21

申请号：US11638333

申请日：2006-12-12

申请人： Suman Datta ,  Marko Radosavljevic ,  Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Amlan Majumdar ,  Robert Chau

发明人： Suman Datta ,  Marko Radosavljevic ,  Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Amlan Majumdar ,  Robert Chau

IPC分类号： H01L21/336

CPC分类号： H01L51/0508 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0052 ,  Y10S977/762

摘要： A structure to form an energy well within a Carbon nanotube is described. The structure includes a doped semiconductor region and an undoped semiconductor region. The Carbon nanotube is between the doped semiconductor region and the undoped semiconductor region. The structure also includes a delta doped semiconductor region. The undoped semiconductor region is between the Carbon nanotube and the delta doped region. The delta doped semiconductor region is doped opposite that of the doped semiconductor region.

摘要翻译： 描述了在碳纳米管内形成能量阱的结构。 该结构包括掺杂半导体区域和未掺杂的半导体区域。 碳纳米管位于掺杂半导体区域和未掺杂的半导体区域之间。 该结构还包括δ掺杂半导体区域。 未掺杂的半导体区域在碳纳米管和δ掺杂区之间。 该掺杂掺杂的δ掺杂半导体区域与掺杂半导体区域的掺杂相反。