公开(公告)号：US08658530B2

公开(公告)日：2014-02-25

申请号：US13612240

申请日：2012-09-12

申请人： Marwan H. Khater ,  Christian Lavoie ,  Bin Yang ,  Zhen Zhang

发明人： Marwan H. Khater ,  Christian Lavoie ,  Bin Yang ,  Zhen Zhang

IPC分类号： H01L21/4763 ,  H01L21/477 ,  H01L21/36

CPC分类号： H01L29/7839 ,  H01L21/28052 ,  H01L21/28537 ,  H01L29/47 ,  H01L29/665 ,  H01L29/66643 ,  H01L29/66772 ,  H01L29/78618

摘要： An epitaxial Ni silicide film that is substantially non-agglomerated at high temperatures, and a method for forming the epitaxial Ni silicide film, is provided. The Ni silicide film of the present disclosure is especially useful in the formation of ETSOI (extremely thin silicon-on-insulator) Schottky junction source/drain FETs. The resulting epitaxial Ni silicide film exhibits improved thermal stability and does not agglomerate at high temperatures.

摘要翻译： 提供了在高温下基本上未附聚的外延Ni硅化物膜，以及形成外延Ni硅化物膜的方法。 本公开的Ni硅化物膜特别可用于形成ETSOI（极薄的绝缘体上硅）肖特基结源极/漏极FET。 得到的外延Ni硅化物膜具有改善的热稳定性，并且在高温下不聚结。

公开(公告)号：US20140038402A1

公开(公告)日：2014-02-06

申请号：US13563202

申请日：2012-07-31

申请人： Andy C. Wei ,  Bin Yang ,  Francis M. Tambwe

发明人： Andy C. Wei ,  Bin Yang ,  Francis M. Tambwe

IPC分类号： H01L21/336 ,  H01L21/311

CPC分类号： H01L27/11 ,  H01L21/823821 ,  H01L29/7843

摘要： A method for fabricating a dual-workfunction FinFET structure includes depositing a first workfunction material in a layer in a plurality of trenches of the FinFET structure, depositing a low-resistance material layer over the first workfunction material layer, and etching the low-resistance material layer and the first workfunction material layer from a portion of the FinFET structure. The method further includes depositing a second workfunction material in a layer in a plurality of trenches of the portion and depositing a stress material layer over the second workfunction material layer.

摘要翻译： 一种用于制造双功函数FinFET结构的方法，包括在FinFET结构的多个沟槽中的层中沉积第一功函数材料，在第一功函数材料层上沉积低电阻材料层，以及蚀刻低电阻材料 层和来自FinFET结构的一部分的第一功函数材料层。 该方法还包括在该部分的多个沟槽中的层中沉积第二功函数材料，并在第二功函数材料层上沉积应力材料层。

公开(公告)号：US08580541B2

公开(公告)日：2013-11-12

申请号：US12962366

申请日：2010-12-07

申请人： Bin Yang ,  Charles E. Wyman

发明人： Bin Yang ,  Charles E. Wyman

IPC分类号： C12P7/06 ,  C12P7/08 ,  C12P7/10 ,  C12P19/14 ,  C12P21/06 ,  C07K14/415 ,  C07K14/765

CPC分类号： C12P7/08 ,  C12P7/10 ,  C12P19/02 ,  Y02E50/16 ,  Y02E50/17

摘要： Disclosed is a method for converting cellulose in a lignocellulosic biomass. The method provides for a lignin-blocking polypeptide and/or protein treatment of high lignin solids. The treatment enhances cellulase availability in cellulose conversion and allows for the determination of optimized pretreatment conditions. Additionally, ethanol yields from a Simultaneous Saccharification and Fermentation process are improved 5-25% by treatment with a lignin-blocking polypeptide and/or protein.

摘要翻译： 公开了一种在木质纤维素生物质中转化纤维素的方法。 该方法提供高木质素固体的木质素阻断多肽和/或蛋白质处理。 该处理增强了纤维素转化中的纤维素酶可用性，并且允许确定优化的预处理条件。 此外，通过用木质素阻断多肽和/或蛋白质处理，来自同时糖化和发酵过程的乙醇产率提高了5-25％。

公开(公告)号：US20130292767A1

公开(公告)日：2013-11-07

申请号：US13465064

申请日：2012-05-07

申请人： Bin Yang ,  Xia Li ,  Jun Yuan

发明人： Bin Yang ,  Xia Li ,  Jun Yuan

IPC分类号： H01L27/12 ,  H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/28026 ,  H01L21/823828 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/42376 ,  H01L29/47 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834

摘要： A complementary metal-oxide-semiconductor (CMOS) device and methods of formation thereof are disclosed. In a particular embodiment, a CMOS device includes a silicon substrate, a dielectric insulator material on the silicon substrate, and an extension layer on the dielectric insulator material. The CMOS device further includes a gate in contact with a channel and in contact with an extension region. The CMOS device also includes a source in contact with the extension region and a drain in contact with the extension region. The extension region includes a first region in contact with the source and the gate and includes a second region in contact with the drain and the gate.

摘要翻译： 公开了一种互补金属氧化物半导体（CMOS）器件及其形成方法。 在特定实施例中，CMOS器件包括硅衬底，硅衬底上的介电绝缘体材料以及介电绝缘体材料上的延伸层。 CMOS器件还包括与沟道接触并与延伸区域接触的栅极。 CMOS器件还包括与延伸区域接触的源极和与延伸区域接触的漏极。 延伸区域包括与源极和栅极接触的第一区域，并且包括与漏极和栅极接触的第二区域。

公开(公告)号：US08507369B2

公开(公告)日：2013-08-13

申请号：US13659907

申请日：2012-10-24

申请人： Xubin Jing ,  Bin Yang ,  Mingsheng Guo

发明人： Xubin Jing ,  Bin Yang ,  Mingsheng Guo

IPC分类号： H01L21/00

CPC分类号： H01L29/66083 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/0692 ,  H01L29/16 ,  H01L29/413 ,  H01L29/66439 ,  H01L29/775

摘要： The invention provides a method for producing silicon nanowire devices, including the following steps: growing SiNW on a substrate; depositing an amorphous carbon layer and dielectric anti-reflectivity coating orderly; removing part of dielectric anti-reflectivity coating and amorphous carbon layer above the SiNW through dry etching to expose the SiNW device area; depositing an oxide film on the surface of the above structure; forming a metal pad connected with the SiNW in the SiNW device area; depositing a passivation layer on the surface of the above structure; applying photolithography and etching technology to form contact holes on the metal pad and to remove the passivation layer, the oxide film and the dielectric anti-reflectivity coating above the SiNW outside the device area, stopping on the amorphous carbon layer; removing the amorphous carbon layer above the SiNW outside the device area through ashing process to expose the SiNW.

摘要翻译： 本发明提供一种生产硅纳米线器件的方法，包括以下步骤：在衬底上生长SiNW; 有序沉积无定形碳层和电介质抗反射涂层; 通过干蚀刻去除SiNW上方的介电抗反射涂层和无定形碳层的一部分，以暴露SiNW器件区域; 在上述结构的表面上沉积氧化膜; 在SiNW器件区域中形成与SiNW连接的金属焊盘; 在上述结构的表面上沉积钝化层; 施加光刻和蚀刻技术以在金属焊盘上形成接触孔，并在器件区域外的SiNW上方去除钝化层，氧化物膜和介电抗反射涂层，停止在无定形碳层上; 通过灰化处理去除器件区域外的SiNW以上的无定形碳层，以暴露SiNW。

公开(公告)号：US08482084B2

公开(公告)日：2013-07-09

申请号：US12726789

申请日：2010-03-18

申请人： Marwan H. Khater ,  Christian Lavoie ,  Bin Yang ,  Zhen Zhang

发明人： Marwan H. Khater ,  Christian Lavoie ,  Bin Yang ,  Zhen Zhang

IPC分类号： H01L29/76 ,  H01L31/00

CPC分类号： H01L29/78654 ,  H01L29/7839

摘要： A Schottky field effect transistor is provided that includes a substrate having a layer of semiconductor material atop a dielectric layer, wherein the layer of semiconductor material has a thickness of less than 10.0 nm. A gate structure is present on the layer of semiconductor material. Raised source and drain regions comprised of a metal semiconductor alloy are present on the layer of semiconductor material on opposing sides of the gate structure. The raised source and drain regions are Schottky source and drain regions. In one embodiment, a first portion of the Schottky source and drain regions that is adjacent to a channel region of the Schottky field effect transistor contacts the dielectric layer, and a non-reacted semiconductor material is present between a second portion of the Schottky source and drain regions and the dielectric layer.

摘要翻译： 提供一种肖特基场效应晶体管，其包括在电介质层顶上具有半导体材料层的衬底，其中半导体材料层的厚度小于10.0nm。 栅极结构存在于半导体材料层上。 在栅极结构的相对侧的半导体材料层上存在由金属半导体合金构成的凸起的源极和漏极区域。 凸起的源极和漏极区域是肖特基源极和漏极区域。 在一个实施例中，与肖特基场效应晶体管的沟道区相邻的肖特基源极和漏极区的第一部分接触电介质层，并且未反应的半导体材料存在于肖特基源的第二部分和 漏区和电介质层。

公开(公告)号：US08404589B2

公开(公告)日：2013-03-26

申请号：US12754912

申请日：2010-04-06

申请人： Andrew J. Kellock ,  Christian Lavoie ,  Ahmet Ozcan ,  Stephen Rossnagel ,  Bin Yang ,  Zhen Zhang ,  Yu Zhu ,  Stefan Zollner

发明人： Andrew J. Kellock ,  Christian Lavoie ,  Ahmet Ozcan ,  Stephen Rossnagel ,  Bin Yang ,  Zhen Zhang ,  Yu Zhu ,  Stefan Zollner

IPC分类号： H01L21/44

CPC分类号： H01L21/28518 ,  H01L29/66795 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for forming a silicide contact includes depositing a metal layer on silicon such that the metal layer intermixes with the silicon to form an intermixed region on the silicon; removing an unintermixed portion of the metal layer from the intermixed region; and annealing the intermixed region to form a silicide contact on the silicon. A semiconductor device comprising a silicide contact located over a silicon layer of the semiconductor device, the silicide contact comprising nickel (Ni) and silicon (Si) and having Ni amount equivalent to a thickness of about 21 angstroms or less.

摘要翻译： 形成硅化物接触的方法包括在硅上沉积金属层，使得金属层与硅混合以在硅上形成混合区; 从所述混合区域去除所述金属层的未混合部分; 并且对所述混合区进行退火以在所述硅上形成硅化物接触。 一种半导体器件，包括位于所述半导体器件的硅层上方的硅化物触点，所述硅化物触点包含镍（Ni）和硅（Si），并且具有相当于约21埃或更小的厚度的Ni量。

公开(公告)号：US08394691B2

公开(公告)日：2013-03-12

申请号：US12814346

申请日：2010-06-11

申请人： Bin Yang ,  Man Fai Ng

发明人： Bin Yang ,  Man Fai Ng

IPC分类号： H01L21/8238

CPC分类号： H01L29/7848 ,  H01L29/045 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

摘要： Apparatus for semiconductor device structures and related fabrication methods are provided. One method for fabricating a semiconductor device structure involves forming a gate structure overlying a region of semiconductor material, wherein the width of the gate structure is aligned with a crystal direction of the semiconductor material. The method continues by forming recesses about the gate structure and forming a stress-inducing semiconductor material in the recesses.

摘要翻译： 提供了半导体器件结构和相关制造方法的装置。 制造半导体器件结构的一种方法包括形成覆盖半导体材料区域的栅极结构，其中栅极结构的宽度与半导体材料的<100>晶体方向对齐。 该方法通过在栅极结构周围形成凹槽并在凹部中形成应力诱导半导体材料来继续。

公开(公告)号：US08373228B2

公开(公告)日：2013-02-12

申请号：US12687607

申请日：2010-01-14

申请人： Bin Yang ,  Rohit Pal ,  Michael Hargrove

发明人： Bin Yang ,  Rohit Pal ,  Michael Hargrove

IPC分类号： H01L27/12

CPC分类号： H01L21/84 ,  H01L21/845 ,  H01L23/485 ,  H01L27/12 ,  H01L27/1211

摘要： A method of fabricating a semiconductor device with back side conductive plugs is provided here. The method begins by forming a gate structure overlying a semiconductor-on-insulator (SOI) substrate. The SOI substrate has a support layer, an insulating layer overlying the support layer, an active semiconductor region overlying the insulating layer, and an isolation region outboard of the active semiconductor region. A first section of the gate structure is formed overlying the isolation region and a second section of the gate structure is formed overlying the active semiconductor region. The method continues by forming source/drain regions in the active semiconductor region, and thereafter removing the support layer from the SOI substrate. Next, the method forms conductive plugs for the gate structure and the source/drain regions, where each of the conductive plugs passes through the insulating layer.

摘要翻译： 此处提供制造具有背面导电插头的半导体器件的方法。 该方法通过形成覆盖绝缘体上半导体（SOI）衬底的栅极结构开始。 SOI衬底具有支撑层，覆盖在支撑层上的绝缘层，覆盖绝缘层的有源半导体区域和有源半导体区域外侧的隔离区域。 栅极结构的第一部分形成在隔离区域的上方，栅极结构的第二部分形成在有源半导体区域的上方。 该方法通过在有源半导体区域中形成源极/漏极区域继续，然后从SOI衬底去除支撑层。 接下来，该方法形成用于栅极结构和源极/漏极区域的导电插塞，其中每个导电插塞穿过绝缘层。

公开(公告)号：US08363278B2

公开(公告)日：2013-01-29

申请号：US11918077

申请日：2006-03-31

申请人： Zhihong Liu ,  Feng Chen ,  Bin Yang

发明人： Zhihong Liu ,  Feng Chen ,  Bin Yang

IPC分类号： G06K15/00 ,  G06K9/00 ,  G03G13/04

CPC分类号： H04N1/4052

摘要： The present invention relates to a method and apparatus capable of generating frequency-modulation halftone dots in high speed and belongs to the field of the digital image halftone. In the prior art, read-write operation is usually carried out many times in error rows during processing each pixel so that halftone dots are generated in low speed. In the method according to the present invention, the error generated by the current pixel is buffered in a register file and the final accumulated error values are written in the error rows only after all of the relative pixels are processed. Thus, read-write operation is carried out only once in the error rows for processing each pixel. The present invention also provides an apparatus to implement the method. The apparatus comprises an error row memory, an error buffer register file, a gray generation circuit, a threshold comparison circuit, an error generation circuit, an error buffer register file control circuit, and an error row control circuit. The method and apparatus according to the present invention decrease the steps in operation and improve the speed for generating the frequency-modulation halftone dots.

摘要翻译： 本发明涉及能够高速产生调频半色调点的属于数字图像半色调的领域的方法和装置。 在现有技术中，在处理每个像素期间，读写操作通常在错误行中进行多次，使得半色调点以低速生成。 在根据本发明的方法中，由当前像素产生的误差被缓存在寄存器文件中，并且只有在处理了所有相对像素之后才将最终的累积误差值写入误差行。 因此，在用于处理每个像素的错误行中仅执行一次读写操作。 本发明还提供了一种实现该方法的装置。 该装置包括错误行存储器，错误缓冲寄存器文件，灰色生成电路，阈值比较电路，错误产生电路，错误缓冲寄存器文件控制电路和错误行控制电路。 根据本发明的方法和装置降低了操作步骤，提高了生成调频半色调点的速度。