公开(公告)号：US20050101113A1

公开(公告)日：2005-05-12

申请号：US10704497

申请日：2003-11-06

申请人： Justin Brask ,  Mark Doczy ,  Jack Kavalieros ,  Uday Shah ,  Matthew Metz ,  Robert Chau ,  Robert Turkot

发明人： Justin Brask ,  Mark Doczy ,  Jack Kavalieros ,  Uday Shah ,  Matthew Metz ,  Robert Chau ,  Robert Turkot

IPC分类号： H01L21/28 ,  H01L21/3213 ,  H01L21/8238 ,  H01L29/49 ,  H01L21/3205

CPC分类号： H01L29/4958 ,  H01L21/28079 ,  H01L21/32134 ,  H01L21/823842

摘要： A method for making a semiconductor device is described. That method comprises forming a dielectric layer on a substrate, and forming a first metal layer on a first part of the dielectric layer, leaving a second part of the dielectric layer exposed. After a second metal layer is formed on both the first metal layer and the second part of the dielectric layer, a masking layer is formed on the second metal layer.

摘要翻译： 描述制造半导体器件的方法。 该方法包括在衬底上形成电介质层，并且在介电层的第一部分上形成第一金属层，留下介电层的第二部分露出。 在第一金属层和电介质层的第二部分上形成第二金属层之后，在第二金属层上形成掩模层。

公开(公告)号：US07608883B2

公开(公告)日：2009-10-27

申请号：US12072971

申请日：2008-02-28

申请人： Marko Radosavljevic ,  Amlan Majumdar ,  Suman Datta ,  Justin Brask ,  Brian Doyle ,  Robert Chau

发明人： Marko Radosavljevic ,  Amlan Majumdar ,  Suman Datta ,  Justin Brask ,  Brian Doyle ,  Robert Chau

IPC分类号： H01L29/76

CPC分类号： G11C13/025 ,  B82Y10/00 ,  G11C2213/17 ,  H01L29/78696 ,  H01L51/0048 ,  H01L51/0541

摘要： A transistor is described having a source electrode and a drain electrode. The transistor has at least one semiconducting carbon nanotube that is electrically coupled between the source and drain electrodes. The transistor has a gate electrode and dielectric material containing one or more quantum dots between the carbon nanotube and the gate electrode.

摘要翻译： 描述了具有源电极和漏电极的晶体管。 晶体管具有至少一个电耦合在源极和漏极之间的半导体碳纳米管。 晶体管具有在碳纳米管和栅电极之间含有一个或多个量子点的栅电极和电介质材料。

公开(公告)号：US20070090408A1

公开(公告)日：2007-04-26

申请号：US11240487

申请日：2005-09-29

申请人： Amlan Majumdar ,  Suman Datta ,  Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Matthew Metz ,  Marko Radosavljevic ,  Been-Yih Jin ,  Robert Chau

发明人： Amlan Majumdar ,  Suman Datta ,  Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Matthew Metz ,  Marko Radosavljevic ,  Been-Yih Jin ,  Robert Chau

IPC分类号： H01L29/76

CPC分类号： H01L29/66795 ,  H01L29/66545 ,  H01L29/785 ,  H01L29/7854

摘要： A field-effect transistor for a narrow-body, multiple-gate transistor such as a FinFET, tri-gate or Ω-FET is described. The corners of the channel region disposed beneath the gate are rounded n, for instance, oxidation steps, to reduce the comer effect associated with conduction initiating in the corners of the channel region.

摘要翻译： 描述了用于诸如FinFET，三栅极或者Omega-FET的窄体多栅极晶体管的场效应晶体管。 设置在栅极下方的通道区域的角部是圆形的，例如氧化步骤，以减少与沟道区域的拐角中的传导起始相关的拐角效应。

公开(公告)号：US20060258072A1

公开(公告)日：2006-11-16

申请号：US11129520

申请日：2005-05-13

申请人： Jack Kavalieros ,  Matthew Metz ,  Gilbert Dewey ,  Been-Yih Jin ,  Justin Brask ,  Suman Datta ,  Robert Chau

发明人： Jack Kavalieros ,  Matthew Metz ,  Gilbert Dewey ,  Been-Yih Jin ,  Justin Brask ,  Suman Datta ,  Robert Chau

IPC分类号： H01L21/8234

CPC分类号： H01L29/7391

摘要： The present invention relates to a Tunnel Field Effect Transistor (TFET), which utilizes angle implantation and amorphization to form asymmetric source and drain regions. The TFET further comprises a silicon germanium alloy epitaxial source region with a conductivity opposite that of the drain.

摘要翻译： 隧道场效应晶体管技术领域本发明涉及一种隧道场效应晶体管（TFET），其利用角度注入和非晶化形成不对称的源极和漏极区域。 TFET还包括具有与漏极相反的导电性的硅锗合金外延源区域。

公开(公告)号：US20060223243A1

公开(公告)日：2006-10-05

申请号：US11095829

申请日：2005-03-30

申请人： Marko Radosavljevic ,  Justin Brask ,  Suman Datta ,  Amlan Majumdar ,  Robert Chau

发明人： Marko Radosavljevic ,  Justin Brask ,  Suman Datta ,  Amlan Majumdar ,  Robert Chau

IPC分类号： H01L21/84 ,  H01L21/00

CPC分类号： H01L51/105 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0052 ,  H01L51/0512

摘要： A metal to Carbon nanotube contact region is described that comprises a chemical bond between the metal and the Carbon nanotube.

摘要翻译： 描述了金属与碳纳米管接触区域，其包括金属和碳纳米管之间的化学键。

公开(公告)号：US20060091467A1

公开(公告)日：2006-05-04

申请号：US10977261

申请日：2004-10-29

申请人： Brian Doyle ,  Suman Datta ,  Justin Brask ,  Jack Kavalieros ,  Amlan Majumdar ,  Marko Radosavljevic ,  Robert Chan

发明人： Brian Doyle ,  Suman Datta ,  Justin Brask ,  Jack Kavalieros ,  Amlan Majumdar ,  Marko Radosavljevic ,  Robert Chan

IPC分类号： H01L29/94

CPC分类号： H01L29/0847 ,  B82Y10/00 ,  B82Y30/00 ,  H01L21/76 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823481 ,  H01L27/088 ,  H01L29/0895 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7834

摘要： An embodiment of the present invention is a technique to fabricate a semiconductor device having low off state leakage current. A gate structure of a first device is formed on a substrate layer having a hardmask. A channel is formed underneath the gate structure having a width to support the gate structure. An oxide or a dielectric layer is deposited on the substrate layer. A doped polysilicon layer is deposited on the oxide layer. A recessed junction area is formed on the doped polysilicon layer between the first device and an adjacent device.

摘要翻译： 本发明的实施例是制造具有低截止状态的漏电流的半导体器件的技术。 第一器件的栅极结构形成在具有硬掩模的衬底层上。 在具有宽度的栅极结构下方形成沟道以支撑栅极结构。 氧化物或电介质层沉积在衬底层上。 掺杂的多晶硅层沉积在氧化物层上。 在第一器件和相邻器件之间的掺杂多晶硅层上形成凹入的接合区域。

公开(公告)号：US20050266692A1

公开(公告)日：2005-12-01

申请号：US10859328

申请日：2004-06-01

申请人： Justin Brask ,  Brian Doyle ,  Uday Shah ,  Robert Chau

发明人： Justin Brask ,  Brian Doyle ,  Uday Shah ,  Robert Chau

IPC分类号： H01L21/302 ,  H01L21/308 ,  H01L21/311 ,  H01L21/461 ,  H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/31111 ,  H01L21/3081 ,  H01L21/76838 ,  H01L29/785

摘要： A method of patterning a thin film. The method includes forming a mask on a film to be patterned. The film is then etched in alignment with the mask to form a patterned film having a pair of laterally opposite sidewalls. A protective layer is formed on the pair of laterally opposite sidewalls. Next, the mask is removed from above the patterned film. After removing the mask from the patterned film, the protective layer is removed from the sidewalls.

摘要翻译： 图案化薄膜的方法。 该方法包括在待图案化的膜上形成掩模。 然后将膜与掩模对准地蚀刻以形成具有一对横向相对的侧壁的图案化膜。 在一对横向相对的侧壁上形成保护层。 接下来，从图案化膜的上方去除掩模。 在从图案化的膜去除掩模之后，从侧壁去除保护层。

公开(公告)号：US20050181612A1

公开(公告)日：2005-08-18

申请号：US11073324

申请日：2005-03-04

申请人： Justin Brask ,  Mohamed Shaheen ,  Ruitao Zhang

发明人： Justin Brask ,  Mohamed Shaheen ,  Ruitao Zhang

IPC分类号： H01L21/306 ,  H01L21/762 ,  H01L21/302

CPC分类号： H01L21/76256 ,  H01L21/30608

摘要： The present invention discloses a method including: providing a silicon wafer; forming a buried oxide (BOX) in the silicon wafer below a silicon body; and reducing a thickness of the silicon body by chemical thinning.

摘要翻译： 本发明公开了一种方法，包括：提供硅晶片; 在硅晶片的下方形成掩埋氧化物（BOX）; 并通过化学稀释来减小硅体的厚度。

公开(公告)号：US20050148131A1

公开(公告)日：2005-07-07

申请号：US10750045

申请日：2003-12-30

申请人： Justin Brask

发明人： Justin Brask

IPC分类号： H01L21/265 ,  H01L21/28 ,  H01L21/306 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/51 ,  H01L29/78 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L21/30608 ,  H01L21/28079 ,  H01L21/28194 ,  H01L21/28211 ,  H01L21/30612 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/785 ,  Y10S438/924

摘要： A method of patterning a crystalline film. A crystalline film having a degenerate lattice comprising first atoms in a first region and a second region is provided. Dopants are substituted for said first atoms in said first region to form a non-degenerate crystalline film in said first region. The first region and the second region are exposed to a wet etchant wherein the wet etchant etches the degenerate lattice in said second region without etching the non-degenerate lattice in the first region.

摘要翻译： 图案化结晶膜的方法。 提供了具有包含第一区域和第二区域中的第一原子的退化晶格的结晶膜。 所述第一区域中的所述第一原子的掺杂剂代替所述第一区域中的非简并晶体膜。 第一区域和第二区域暴露于湿蚀刻剂，其中湿蚀刻剂蚀刻所述第二区域中的退化晶格，而不蚀刻第一区域中的非退化晶格。

公开(公告)号：US20050142768A1

公开(公告)日：2005-06-30

申请号：US10750158

申请日：2003-12-31

申请人： Nick Lindert ,  Justin Brask

发明人： Nick Lindert ,  Justin Brask

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/045 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7848

摘要： Numerous embodiments of a method for highly selective faceting of the S/D regions in a CMOS device are described. In one embodiment, source/drain regions are formed on a substrate. The source/drain regions are wet etched to form faceted regions. A silicon germanium layer is formed on the faceted regions of the source/drain regions to yield a strained device.