公开(公告)号：US06716690B1

公开(公告)日：2004-04-06

申请号：US10385692

申请日：2003-03-12

申请人： Haihong Wang ,  Judy Xilin An ,  Bin Yu

发明人： Haihong Wang ,  Judy Xilin An ,  Bin Yu

IPC分类号： H01L21336

CPC分类号： H01L29/785 ,  H01L21/26586 ,  H01L29/458 ,  H01L29/66795 ,  Y10S438/914

摘要： Multiple dopant implantations are performed on a FinFET device to thereby distribute the dopant in a substantially uniform manner along a vertical depth of the FinFET in the source/drain junction. Each of the multiple implantations may be performed at different tilt angles.

摘要翻译： 在FinFET器件上执行多个掺杂剂注入，从而沿着源极/漏极结中的FinFET的垂直深度以大致均匀的方式分布掺杂剂。 多个注入中的每一个可以以不同的倾斜角执行。

公开(公告)号：US06709982B1

公开(公告)日：2004-03-23

申请号：US10303702

申请日：2002-11-26

申请人： Matthew S. Buynoski ,  Judy Xilin An ,  Haihong Wang ,  Bin Yu

发明人： Matthew S. Buynoski ,  Judy Xilin An ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L21311

CPC分类号： H01L29/785 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/32139 ,  H01L29/66795

摘要： A method for forming a group of structures in a semiconductor device includes forming a conductive layer on a substrate, where the conductive layer includes a conductive material, and forming an oxide layer over the conductive layer. The method further includes etching at least one opening in the oxide layer, filling the at least one opening with the conductive material, etching the conductive material to form spacers along sidewalls of the at least one opening, and removing the oxide layer and a portion of the conductive layer to form the group of structures.

摘要翻译： 一种在半导体器件中形成一组结构的方法包括在基底上形成导电层，其中导电层包括导电材料，并在导电层上形成氧化物层。 该方法还包括蚀刻氧化物层中的至少一个开口，用导电材料填充至少一个开口，蚀刻导电材料以在至少一个开口的侧壁上形成间隔物，并且去除氧化物层和一部分 导电层形成一组结构。

公开(公告)号：US06703648B1

公开(公告)日：2004-03-09

申请号：US10282559

申请日：2002-10-29

申请人： Qi Xiang ,  Eric N. Paton ,  Haihong Wang

发明人： Qi Xiang ,  Eric N. Paton ,  Haihong Wang

IPC分类号： H01L2904

CPC分类号： H01L29/6656 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/66916 ,  H01L29/7842 ,  H01L29/7848 ,  H01L29/802 ,  Y10S438/933

摘要： A strained silicon p-type MOSFET utilizes a strained silicon channel region formed on a silicon germanium substrate. Silicon germanium regions are formed to the silicon germanium layer adjacent to ends of the strained silicon channel region, and shallow source and drain extensions are implanted in the silicon germanium material. The shallow source and drain extensions do not extend into the strained silicon channel region. By forming the source and drain extensions in silicon germanium material rather than in silicon, source and drain extension distortions caused by the enhanced diffusion rate of boron in silicon are avoided.

摘要翻译： 应变硅p型MOSFET利用形成在硅锗衬底上的应变硅沟道区。 硅锗区形成在邻近于应变硅沟道区的端部的硅锗层上，并且浅的源极和漏极延伸部被注入到硅锗材料中。 浅源极和漏极延伸部分不延伸到应变硅沟道区域。 通过在硅锗材料而不是在硅中形成源极和漏极延伸，避免了由硅中的增强的扩散速率引起的源极和漏极扩展失真。

公开(公告)号：US06586808B1

公开(公告)日：2003-07-01

申请号：US10163696

申请日：2002-06-06

申请人： Qi Xiang ,  Witold P. Maszara ,  HaiHong Wang

发明人： Qi Xiang ,  Witold P. Maszara ,  HaiHong Wang

IPC分类号： H01L31119

CPC分类号： H01L29/4983 ,  H01L21/28105 ,  H01L21/28114 ,  H01L21/28167 ,  H01L21/28194 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6659

摘要： A MOSFET and methods of fabrication. The MOSFET includes a gate having a center gate electrode portion being spaced from the layer of semiconductor material by a center gate dielectric. The gate also includes a lateral gate electrode portion adjacent each sidewall of the center gate electrode portion. The lateral gate electrode portions are each spaced from the layer of semiconductor material by a lateral gate dielectric portion.

摘要翻译： 一种MOSFET及其制造方法。 MOSFET包括具有通过中心栅极电介质与半导体材料层间隔开的中心栅电极部分的栅极。 栅极还包括与中心栅电极部分的每个侧壁相邻的横向栅极电极部分。 横向栅极电极部分通过横向栅极电介质部分与半导体材料层间隔开。

公开(公告)号：US06465267B1

公开(公告)日：2002-10-15

申请号：US09824408

申请日：2001-04-02

申请人： Haihong Wang ,  Qi Xiang

发明人： Haihong Wang ,  Qi Xiang

IPC分类号： H01L2166

CPC分类号： H01L22/12

摘要： The disclosure describes an exemplary method of measuring gate capacitance to determine electrical thickness of a gate dielectric located in a gate structure of a metal oxide semiconductor field effect transistor (MOSFET). This method can include connecting a meter to an integrated circuit gate structure and an active region located proximate the integrated circuit gate structure, applying forward body bias to the transistor to reduce the electrical field of the transistor at a gate inversion measuring point; and measuring capacitance from the meter while the transistor receives the forward body bias.

摘要翻译： 本公开描述了测量栅极电容以确定位于金属氧化物半导体场效应晶体管（MOSFET）的栅极结构中的栅极电介质的电学厚度的示例性方法。 该方法可以包括将仪表连接到集成电路栅极结构和位于集成电路栅极结构附近的有源区，向晶体管施加正向偏置以减小栅极反转测量点处晶体管的电场; 并且当晶体管接收到正向偏置时，测量来自仪表的电容。

公开(公告)号：US08580660B2

公开(公告)日：2013-11-12

申请号：US13523603

申请日：2012-06-14

申请人： Ming-Ren Lin ,  Judy Xilin An ,  Zoran Krivokapic ,  Cyrus E. Tabery ,  Haihong Wang ,  Bin Yu

发明人： Ming-Ren Lin ,  Judy Xilin An ,  Zoran Krivokapic ,  Cyrus E. Tabery ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L29/72

CPC分类号： H01L29/785 ,  H01L29/42384 ,  H01L29/66795 ,  H01L29/66818

摘要： A double gate metal-oxide semiconductor field-effect transistor (MOSFET) includes a fin, a first gate and a second gate. The first gate is formed on top of the fin. The second gate surrounds the fin and the first gate. In another implementation, a triple gate MOSFET includes a fin, a first gate, a second gate, and a third gate. The first gate is formed on top of the fin. The second gate is formed adjacent the fin. The third gate is formed adjacent the fin and opposite the second gate.

摘要翻译： 双栅极金属氧化物半导体场效应晶体管（MOSFET）包括鳍状物，第一栅极和第二栅极。 第一个门形成在鳍的顶部。 第二个门围绕翅片和第一个门。 在另一实施方案中，三栅极MOSFET包括鳍片，第一栅极，第二栅极和第三栅极。 第一个门形成在鳍的顶部。 第二个门形成在翅片附近。 第三栅极形成在翅片附近并与第二栅极相对。

公开(公告)号：US08217450B1

公开(公告)日：2012-07-10

申请号：US10770011

申请日：2004-02-03

申请人： Bin Yu ,  Shibly S. Ahmed ,  Haihong Wang

发明人： Bin Yu ,  Shibly S. Ahmed ,  Haihong Wang

IPC分类号： H01L29/94

CPC分类号： H01L29/785 ,  H01L29/7855 ,  H01L29/7856

摘要： A double-gate semiconductor device includes a substrate, an insulating layer, a fin and two gates. The insulating layer is formed on the substrate and the fin is formed on the insulating layer. A first gate is formed on the insulating layer and is adjacent a first sidewall of the fin. The second gate is formed on the insulating layer and is adjacent a second sidewall of the fin opposite the first sidewall. The first and second gates both include a conductive material and are electrically separated by the fin.

摘要翻译： 双栅半导体器件包括衬底，绝缘层，鳍和两个栅极。 绝缘层形成在基板上，并且鳍形成在绝缘层上。 第一栅极形成在绝缘层上并与鳍片的第一侧壁相邻。 第二栅极形成在绝缘层上并且与第一侧壁相对的翅片的第二侧壁相邻。 第一和第二栅极都包括导电材料并且被散热片电隔离。

公开(公告)号：US07235436B1

公开(公告)日：2007-06-26

申请号：US10614051

申请日：2003-07-08

申请人： Ming-Ren Lin ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

发明人： Ming-Ren Lin ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L21/84

CPC分类号： H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785

摘要： A method for doping fin structures in FinFET devices includes forming a first glass layer on the fin structure of a first area and a second area. The method further includes removing the first glass layer from the second area, forming a second glass layer on the fin structure of the first area and the second area, and annealing the first area and the second area to dope the fin structures.

摘要翻译： 在FinFET器件中掺杂鳍结构的方法包括在第一区域和第二区域的鳍结构上形成第一玻璃层。 该方法还包括从第二区域去除第一玻璃层，在第一区域和第二区域的翅片结构上形成第二玻璃层，并退火第一区域和第二区域以掺杂翅片结构。

公开(公告)号：US07170084B1

公开(公告)日：2007-01-30

申请号：US10872707

申请日：2004-06-21

申请人： Qi Xiang ,  Jung-Suk Goo ,  Haihong Wang

发明人： Qi Xiang ,  Jung-Suk Goo ,  Haihong Wang

IPC分类号： H01L29/06 ,  H01L31/0328 ,  H01L31/0336 ,  H01L31/072 ,  H01L31/109

CPC分类号： H01L29/66477 ,  H01L21/26586 ,  H01L29/1045 ,  H01L29/1054 ,  H01L29/665

摘要： An n-type MOSFET (NMOS) is implemented on a substrate having an epitaxial layer of strained silicon formed on a layer of silicon germanium. The MOSFET includes first halo regions formed in the strained silicon layer that extent toward the channel region beyond the ends of shallow source and drain extensions. Second halo regions formed in the underlying silicon germanium layer extend toward the channel region beyond the ends of the shallow source and drain extensions and extend deeper into the silicon germanium layer than the shallow source and drain extensions. The p-type dopant of the first and second halo regions slows the high rate of diffusion of the n-type dopant of the shallow source and drain extensions through the silicon germanium toward the channel region. By counteracting the increased diffusion rate of the n-type dopant in this manner, the shallow source and drain extension profiles are maintained and the risk of degradation by short channel effects is reduced.

摘要翻译： 在具有形成在硅锗层上的应变硅的外延层的衬底上实施n型MOSFET（NMOS）。 MOSFET包括形成在应变硅层中的第一晕圈，其范围朝向超过浅源极和漏极延伸端的沟道区域。 形成在下面的硅锗层中的第二晕圈延伸到超过浅源极和漏极延伸端的沟道区，并且比浅源极和漏极延伸部更深地延伸到硅锗层中。 第一和第二晕圈区域的p型掺杂剂减缓了浅源极和漏极延伸部分的n型掺杂剂通过硅锗朝向沟道区的高扩散速率。 通过以这种方式抵消增加的n型掺杂剂的扩散速率，维持浅的源极和漏极延伸分布，并且降低由短沟道效应引起的退化的风险。

公开(公告)号：US07112847B1

公开(公告)日：2006-09-26

申请号：US10653227

申请日：2003-09-03

申请人： Bin Yu ,  Haihong Wang

发明人： Bin Yu ,  Haihong Wang

IPC分类号： H01L27/01

CPC分类号： H01L29/785 ,  H01L21/823431 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66795 ,  Y10S257/90

摘要： A semiconductor device includes a semiconductor fin formed on an insulator and sidewall spacers formed adjacent the sides of the fin. A gate material layer is formed over the fin and the sidewall spacers and etched to form a gate. The presence of the sidewall spacers causes a topology of the gate material layer to smoothly transition over the fin and the first and second sidewall spacers.

摘要翻译： 半导体器件包括形成在绝缘体上的半导体鳍片和邻近翅片侧面形成的侧壁间隔物。 栅极材料层形成在鳍片和侧壁间隔物上并被蚀刻以形成栅极。 侧壁间隔物的存在导致栅极材料层的拓扑结构平滑地过渡翅片和第一和第二侧壁间隔物。