公开(公告)号：US20130071978A1

公开(公告)日：2013-03-21

申请号：US13236656

申请日：2011-09-20

申请人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/336

CPC分类号： H01L29/66606 ,  H01L21/28044 ,  H01L29/66553 ,  H01L29/78

摘要： A fabricating method of a transistor is provided. A patterned sacrificed layer is formed on a substrate, wherein the patterned sacrificed layer includes a plurality of openings exposing the substrate. By using the patterned sacrificed layer as a mask, a doping process is performed on the substrate, thereby forming a doped source region and a doped drain region in the substrate exposed by the openings. A selective growth process is performed to form a source and a drain on the doped source region and the doped drain region, respectively. The patterned sacrificed layer is removed to expose the substrate between the source and the drain. A gate is formed on the substrate between the source and the drain.

摘要翻译： 提供晶体管的制造方法。 图案化的牺牲层形成在衬底上，其中图案化牺牲层包括暴露衬底的多个开口。 通过使用图案化牺牲层作为掩模，在衬底上进行掺杂工艺，从而在由开口暴露的衬底中形成掺杂源极区域和掺杂漏极区域。 执行选择性生长工艺以在掺杂源极区域和掺杂漏极区域上分别形成源极和漏极。 去除图案化牺牲层以暴露源极和漏极之间的衬底。 栅极形成在源极和漏极之间的衬底上。

公开(公告)号：US20120273948A1

公开(公告)日：2012-11-01

申请号：US13094944

申请日：2011-04-27

申请人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

发明人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

IPC分类号： H01L23/52 ,  H01L21/768

CPC分类号： H01L23/53223 ,  H01L21/76846 ,  H01L21/76856 ,  H01L23/53228 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure including a copper-aluminum interconnect with a barrier layer including a titanium nitride layer and a method for fabricating the same are disclosed. The method for fabricating an integrated circuit structure including a copper-aluminum interconnect according to the present invention comprises the steps of providing a copper (Cu) layer; forming a barrier layer connected to the copper layer, wherein the barrier layer comprises a first layer including a tantalum layer and a tantalum nitride layer and a second layer including a titanium nitride layer, the first layer contacts the copper layer and is disposed between the copper layer and the second layer, and the barrier layer has a recess correspondingly above the copper layer; and forming an aluminum (Al) layer disposed in the recess.

摘要翻译： 公开了一种集成电路结构，包括具有包含氮化钛层的阻挡层的铜 - 铝互连及其制造方法。 根据本发明的包括铜 - 铝互连的集成电路结构的制造方法包括提供铜（Cu）层的步骤; 形成连接到所述铜层的阻挡层，其中所述阻挡层包括包括钽层和氮化钽层的第一层和包含氮化钛层的第二层，所述第一层接触所述铜层并且设置在所述铜层之间 层和第二层，并且阻挡层具有相应于铜层上方的凹部; 以及形成设置在所述凹部中的铝（Al）层。

公开(公告)号：US20120270411A1

公开(公告)日：2012-10-25

申请号：US13092994

申请日：2011-04-25

申请人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/316

CPC分类号： H01L21/28229 ,  H01L29/518

摘要： A manufacturing method of a gate dielectric layer is provided. An oxidation treatment is performed to form an oxide layer on a substrate. A nitridation treatment is performed to form a nitride layer on the oxide layer. An annealing treatment is performed in a mixing gas of N2 and O2, where the temperature of the annealing treatment is 900° C. to 950° C., the pressure of the annealing treatment is 5 Torr to 10 Torr, and the content ratio of the N2 to O2 is 0.5 to 0.8.

摘要翻译： 提供了栅介质层的制造方法。 进行氧化处理以在基板上形成氧化物层。 进行氮化处理以在氧化物层上形成氮化物层。 在N2和O2的混合气体中进行退火处理，其中退火处理的温度为900℃至950℃，退火处理的压力为5托至10托，并且含量比 N 2至O 2为0.5至0.8。

公开(公告)号：US20100314765A1

公开(公告)日：2010-12-16

申请号：US12485909

申请日：2009-06-16

申请人： Wen-Ping Liang ,  Yu-Shan Chiu ,  Kuo-Hui Su

发明人： Wen-Ping Liang ,  Yu-Shan Chiu ,  Kuo-Hui Su

IPC分类号： H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L23/5226 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76843 ,  H01L21/76879 ,  H01L23/53214 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnection structure includes a lower layer metal wire in a first inter-metal dielectric layer on a substrate; a second inter-metal dielectric layer on the first inter-metal dielectric layer and covering the lower layer metal wire; an upper layer metal wire on the second inter-metal dielectric layer; and a via interconnection structure in the second inter-metal dielectric layer for interconnecting the upper layer metal wire with the lower layer metal wire, wherein the via interconnection structure comprises a tungsten stud on the lower layer metal wire, and an aluminum plug stacked on the tungsten stud.

摘要翻译： 互连结构包括在基板上的第一金属间介电层中的下层金属线; 在所述第一金属间电介质层上的第二金属间介电层，并覆盖所述下层金属线; 在第二金属间介电层上的上层金属线; 以及用于将上层金属线与下层金属线互连的第二金属间介质层中的通孔互连结构，其中通孔互连结构包括在下层金属线上的钨螺柱和堆叠在下层金属线上的铝塞 钨螺柱

公开(公告)号：US07375017B2

公开(公告)日：2008-05-20

申请号：US11338579

申请日：2006-01-23

申请人： Tzu-En Ho ,  Chih-Hao Chang ,  Chang-Rong Wu ,  Kuo-Hui Su

发明人： Tzu-En Ho ,  Chih-Hao Chang ,  Chang-Rong Wu ,  Kuo-Hui Su

IPC分类号： H01L21/3205

CPC分类号： H01L21/28052 ,  H01L29/4933

摘要： A method for fabricating a semiconductor a semiconductor device having a stacked-gate structure. A polysilicon layer is formed overlying a substrate, which is insulated from the substrate by a dielectric layer. A metal-flash layer is formed overlying the polysilicon layer, and then a tungsten nitride layer is formed overlying the titanium layer. The tungsten nitride layer is annealed using nitrogen and hydrogen gases. A tungsten layer and a cap layer are successively formed overlying the tungsten nitride layer.

摘要翻译： 一种半导体制造方法，该半导体器件具有堆叠栅极结构。 通过介电层与衬底绝缘的衬底上形成多晶硅层。 在多晶硅层上形成金属闪光层，然后在钛层上形成氮化钨层。 使用氮气和氢气对氮化钨层进行退火。 依次形成覆盖氮化钨层的钨层和覆盖层。

公开(公告)号：US20160284853A1

公开(公告)日：2016-09-29

申请号：US15036662

申请日：2014-11-13

申请人： Duy Vu PHAM ,  Kuo Hui SU

发明人： Duy Vu PHAM ,  Kuo Hui SU

IPC分类号： H01L29/786 ,  H01L29/45 ,  H01L27/12 ,  H01L29/66 ,  H01L21/02 ,  H01L29/417 ,  H01L23/31

CPC分类号： H01L29/7869 ,  H01L21/02271 ,  H01L23/3171 ,  H01L27/1225 ,  H01L29/41733 ,  H01L29/45 ,  H01L29/66969 ,  H01L29/78618

摘要： The present invention relates to a novel thin film transistor (TFT) comprising a substrate (100) with a gate electrode layer (101) deposited and patterned thereon and a gate insulator layer (102) deposited on the gate electrode layer and the substrate, characterized in that the transistor further comprises (i) a carrier injection layer (103) arranged above the gate insulator layer, (ii) a source/drain (S/D) electrode layer (104) deposited on the carrier injection layer, and (iii) a semiconductor layer (106), methods for the production of such novel TFTs, devices comprising such TFTs, and to the use of such TFTs.

摘要翻译： 本发明涉及一种新颖的薄膜晶体管（TFT），其包括在其上沉积和图案化的栅极电极层（101）的基板（100）和沉积在栅电极层和基板上的栅极绝缘体层（102），其特征在于 晶体管还包括（i）布置在栅极绝缘体层上方的载流子注入层（103），（ii）沉积在载流子注入层上的源极/漏极（S / D）电极层（104），和（iii ）半导体层（106），用于生产这种新型TFT的方法，包括这种TFT的器件以及这种TFT的使用。

公开(公告)号：US20140021535A1

公开(公告)日：2014-01-23

申请号：US13555640

申请日：2012-07-23

申请人： Wen-Ping Liang ,  Chiang-Hung Lin ,  Kuo-Hui Su

发明人： Wen-Ping Liang ,  Chiang-Hung Lin ,  Kuo-Hui Su

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/4236 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66621 ,  H01L29/78

摘要： A method for forming a semiconductor device with a vertical gate is disclosed, including providing a substrate, forming a recess in the substrate, forming a gate dielectric layer on a sidewall and a bottom of the recess, forming an adhesion layer in the recess and on the gate dielectric layer, wherein the adhesion layer is a metal silicide nitride layer, and forming a gate layer in the recess and on the adhesion layer.

摘要翻译： 公开了一种用于形成具有垂直栅极的半导体器件的方法，包括提供衬底，在衬底中形成凹槽，在凹槽的侧壁和底部上形成栅极电介质层，在凹部中形成粘附层， 所述栅介电层，其中所述粘附层是金属硅化物氮化物层，并且在所述凹部中和所述粘合层上形成栅极层。

公开(公告)号：US08420477B2

公开(公告)日：2013-04-16

申请号：US13095291

申请日：2011-04-27

申请人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

发明人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

IPC分类号： H01L21/8238

CPC分类号： H01L21/02326 ,  H01L21/02332 ,  H01L21/28185 ,  H01L21/28202

摘要： A method for fabricating a gate dielectric layer comprises the steps of: forming a dielectric layer on a semiconductor substrate; performing a nitrogen treating process to form a nitride layer on the dielectric layer; and performing a thermal treating process at 1150-1400° C. for a period of 400-800 milliseconds, to form a gate dielectric layer. A step of forming a gate layer on the gate dielectric layer may be performed to form a gate structure.

摘要翻译： 一种用于制造栅极电介质层的方法包括以下步骤：在半导体衬底上形成电介质层; 进行氮处理工艺以在介电层上形成氮化物层; 并在1150-1400℃下进行400-800毫秒的热处理工艺以形成栅介质层。 可以在栅极介质层上形成栅极层的步骤以形成栅极结构。

公开(公告)号：US20100279498A1

公开(公告)日：2010-11-04

申请号：US12815407

申请日：2010-06-15

申请人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

发明人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

IPC分类号： H01L21/28

CPC分类号： H01L29/4983 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28105 ,  H01L21/28562 ,  H01L21/76852 ,  H01L23/53266 ,  H01L29/495 ,  H01L29/4966 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for forming a semiconductor structure is provided. The method includes providing a substrate; forming a dielectric layer on the substrate; forming a conductor pattern on a main surface of the dielectric layer, the conductor pattern having a top surface and sidewalls; and performing a selective atomic layer deposition (ALD) process to selectively deposit a conformal metal layer onto the top surface and sidewalls of the conductor pattern, but without depositing onto the main surface of the dielectric layer substantially.

摘要翻译： 提供一种形成半导体结构的方法。 该方法包括提供基板; 在基板上形成电介质层; 在所述电介质层的主表面上形成导体图案，所述导体图案具有顶表面和侧壁; 并且执行选择性原子层沉积（ALD）工艺以选择性地将共形金属层沉积到导体图案的顶表面和侧壁上，但是基本上不沉积到介电层的主表面上。

公开(公告)号：US20080268557A1

公开(公告)日：2008-10-30

申请号：US11945384

申请日：2007-11-27

申请人： Wen-Ping LIANG ,  Kuo Hui SU

发明人： Wen-Ping LIANG ,  Kuo Hui SU

IPC分类号： H01L21/66

CPC分类号： H01L22/12

摘要： A method for measuring a thin film thickness is provided. The method includes the following steps: providing a plurality of structures, each including a semiconductor substrate, a thin film, and a metal layer; measuring resistances of the metal layers of the plurality of structures and thicknesses of the thin films of the plurality of structures to obtain a plurality of resistance values and a plurality of corresponding thickness values; establishing a thickness-resistance table based on the plurality of resistance values and thickness values; providing a structure to be tested including a semiconductor substrate, a thin film, and a metal layer; and measuring resistance of the metal layer of the structure to be tested to determine a thickness value of the thin film of the structure to be tested according to the thickness-resistance table.

摘要翻译： 提供了一种测量薄膜厚度的方法。 该方法包括以下步骤：提供多个结构，每个结构包括半导体衬底，薄膜和金属层; 测量多个结构的金属层的电阻和多个结构的薄膜的厚度，以获得多个电阻值和多个对应的厚度值; 基于多个电阻值和厚度值建立厚度电阻表; 提供待测试的结构，包括半导体衬底，薄膜和金属层; 并测量被测结构的金属层的电阻，以根据厚度电阻表确定待测结构的薄膜的厚度值。