公开(公告)号：US08569139B2

公开(公告)日：2013-10-29

申请号：US12913041

申请日：2010-10-27

申请人： Chun-Feng Nieh ,  Ming-Huan Tsai ,  Wei-Han Fan ,  Yimin Huang ,  Chun-Fai Cheng ,  Han-Ting Tsai ,  Chii-Ming Wu

发明人： Chun-Feng Nieh ,  Ming-Huan Tsai ,  Wei-Han Fan ,  Yimin Huang ,  Chun-Fai Cheng ,  Han-Ting Tsai ,  Chii-Ming Wu

IPC分类号： H01L21/336 ,  H01L21/461

CPC分类号： H01L21/823814 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： An integrated circuit device and method for manufacturing the integrated circuit device is disclosed. The disclosed method provides improved control over a surface proximity and tip depth of an integrated circuit device. In an embodiment, the method achieves improved control by forming a doped region and a lightly doped source and drain (LDD) region in a source and drain region of the device. The doped region is implanted with a dopant type opposite to the LDD region.

公开(公告)号：US20120132957A1

公开(公告)日：2012-05-31

申请号：US12956090

申请日：2010-11-30

申请人： Hsueh-Chang Sung ,  Ming-Huan Tsai ,  Hsien-Hsin Lin ,  Chun-Fai Cheng ,  Wei-Han Fan

发明人： Hsueh-Chang Sung ,  Ming-Huan Tsai ,  Hsien-Hsin Lin ,  Chun-Fai Cheng ,  Wei-Han Fan

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/165 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for forming a high performance strained source-drain structure includes forming a gate structure on a substrate and forming a pocket implant region proximate to the gate structure. Spacers are formed adjacent to the gate structure. A dry etch forms a recess with a first contour; a wet etch enlarge the recess to a second contour; and a thermal etch enlarges the recess to a third contour. The source-drain structure is then formed in the recess having the third contour.

摘要翻译： 用于形成高性能应变源极 - 漏极结构的方法包括在衬底上形成栅极结构并且形成靠近栅极结构的凹穴注入区域。 隔板与门结构相邻形成。 干蚀刻形成具有第一轮廓的凹部; 湿蚀刻将凹槽放大到第二轮廓; 并且热蚀刻将凹槽放大到第三轮廓。 然后在具有第三轮廓的凹槽中形成源极 - 漏极结构。

公开(公告)号：US20120108026A1

公开(公告)日：2012-05-03

申请号：US12913041

申请日：2010-10-27

申请人： Chun-Feng NIEH ,  Ming-Huan TSAI ,  Wei-Han FAN ,  Yimin HUANG ,  Chun-Fai CHENG ,  Han-Ting TSAI ,  Chii-Ming WU

发明人： Chun-Feng NIEH ,  Ming-Huan TSAI ,  Wei-Han FAN ,  Yimin HUANG ,  Chun-Fai CHENG ,  Han-Ting TSAI ,  Chii-Ming WU

IPC分类号： H01L21/336

CPC分类号： H01L21/823814 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： An integrated circuit device and method for manufacturing the integrated circuit device is disclosed. The disclosed method provides improved control over a surface proximity and tip depth of an integrated circuit device. In an embodiment, the method achieves improved control by forming a doped region and a lightly doped source and drain (LDD) region in a source and drain region of the device. The doped region is implanted with a dopant type opposite to the LDD region.

摘要翻译： 公开了一种用于制造集成电路器件的集成电路器件和方法。 所公开的方法提供对集成电路器件的表面接近度和尖端深度的改进的控制。 在一个实施例中，该方法通过在器件的源极和漏极区域中形成掺杂区域和轻掺杂源极和漏极（LDD）区域来实现改进的控制。 掺杂区域注入与LDD区域相反的掺杂剂类型。

公开(公告)号：US08680625B2

公开(公告)日：2014-03-25

申请号：US12905579

申请日：2010-10-15

申请人： Wei-Han Fan ,  Yu-Hsien Lin ,  Yimin Huang ,  Ming-Huan Tsai ,  Hsueh-Chang Sung ,  Chun-Fai Cheng

发明人： Wei-Han Fan ,  Yu-Hsien Lin ,  Yimin Huang ,  Ming-Huan Tsai ,  Hsueh-Chang Sung ,  Chun-Fai Cheng

IPC分类号： H01L27/088

CPC分类号： H01L29/165 ,  H01L21/28123 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： An exemplary semiconductor device is described, which includes a semiconductor substrate having an active region and an isolation region. The active region has a first edge which interfaces with the isolation region. A gate structure formed on the semiconductor substrate. A spacer element abuts the gate structure and overlies the first edge. In an embodiment, the isolation region is an STI structure. An epitaxy region may be formed adjacent the spacer. In embodiments, this epitaxy region is facet-free.

摘要翻译： 描述了一种示例性的半导体器件，其包括具有有源区和隔离区的半导体衬底。 有源区域具有与隔离区域相接合的第一边缘。 形成在半导体衬底上的栅极结构。 间隔元件邻接栅极结构并覆盖在第一边缘上。 在一个实施例中，隔离区域是STI结构。 可以在间隔物附近形成外延区域。 在实施例中，该外延区域是无面的。

公开(公告)号：US08455952B2

公开(公告)日：2013-06-04

申请号：US12951676

申请日：2010-11-22

申请人： Yun Jing Lin ,  Wei-Han Fan ,  Yu-Hsien Lin ,  Yimin Huang

发明人： Yun Jing Lin ,  Wei-Han Fan ,  Yu-Hsien Lin ,  Yimin Huang

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/41783 ,  H01L21/28518 ,  H01L21/823418 ,  H01L21/823468 ,  H01L21/823814 ,  H01L21/823864 ,  H01L27/092 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/78

摘要： The present disclosure describes a semiconductor device including a semiconductor substrate and a gate stack disposed on the semiconductor substrate. A first spacer element is disposed on the substrate abutting the first gate stack. In an embodiment, the first spacer element includes silicon nitride. A second spacer element is adjacent the first spacer element. In an embodiment, the second spacer element includes silicon oxide. A raised source and a first raised drain is provided laterally contacting sidewalls of the second spacer element. In an embodiment, a contact directly interfaces with the second spacer element.

摘要翻译： 本公开描述了一种包括半导体衬底和设置在半导体衬底上的栅极堆叠的半导体器件。 第一间隔元件设置在邻接第一栅极叠层的基板上。 在一个实施例中，第一间隔元件包括氮化硅。 第二间隔元件与第一间隔元件相邻。 在一个实施例中，第二间隔元件包括氧化硅。 凸起的源和第一升高的漏极被设置成横向接触第二间隔元件的侧壁。 在一个实施例中，触点与第二间隔元件直接接触。

公开(公告)号：US20120126331A1

公开(公告)日：2012-05-24

申请号：US12951676

申请日：2010-11-22

申请人： Yun Jing Lin ,  Wei-Han Fan ,  Yu-Hsien Lin ,  Yimin Huang

发明人： Yun Jing Lin ,  Wei-Han Fan ,  Yu-Hsien Lin ,  Yimin Huang

IPC分类号： H01L27/092 ,  H01L21/336 ,  H01L29/772

CPC分类号： H01L29/41783 ,  H01L21/28518 ,  H01L21/823418 ,  H01L21/823468 ,  H01L21/823814 ,  H01L21/823864 ,  H01L27/092 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/78

摘要： The present disclosure describes a semiconductor device including a semiconductor substrate and a gate stack disposed on the semiconductor substrate. A first spacer element is disposed on the substrate abutting the first gate stack. In an embodiment, the first spacer element includes silicon nitride. A second spacer element is adjacent the first spacer element. In an embodiment, the second spacer element includes silicon oxide. A raised source and a first raised drain is provided laterally contacting sidewalls of the second spacer element. In an embodiment, a contact directly interfaces with the second spacer element.

摘要翻译： 本公开描述了一种包括半导体衬底和设置在半导体衬底上的栅极堆叠的半导体器件。 第一间隔元件设置在邻接第一栅极叠层的基板上。 在一个实施例中，第一间隔元件包括氮化硅。 第二间隔元件与第一间隔元件相邻。 在一个实施例中，第二间隔元件包括氧化硅。 凸起的源和第一升高的漏极被设置成横向接触第二间隔元件的侧壁。 在一个实施例中，触点与第二间隔元件直接接触。