公开(公告)号：US20120191914A1

公开(公告)日：2012-07-26

申请号：US13245183

申请日：2011-09-26

申请人： Jonathan (Son) Hung Tran ,  Raguram Damodaran ,  Abhijeet Ashok Chachad ,  Joseph Raymond Michael Zbiciak

发明人： Jonathan (Son) Hung Tran ,  Raguram Damodaran ,  Abhijeet Ashok Chachad ,  Joseph Raymond Michael Zbiciak

IPC分类号： G06F12/08

CPC分类号： G06F12/1081 ,  G06F1/3296 ,  G06F7/483 ,  G06F9/3012 ,  G06F11/1064 ,  G06F12/0246 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/12 ,  G06F13/1605 ,  G06F13/1652 ,  G06F13/1657 ,  G06F13/1663 ,  G06F13/18 ,  G06F13/364 ,  G06F2212/1021 ,  G06F2212/1032 ,  G06F2212/221 ,  G06F2212/2532 ,  G06F2212/283 ,  G06F2212/608 ,  H03K19/0016 ,  H03K21/00 ,  H03M13/2903 ,  H03M13/353 ,  Y02D10/124 ,  Y02D10/172 ,  Y02D50/20

摘要： This invention optimizes DMA writes to directly addressable level two memory that is cached in level one and the line is valid and dirty. When the level two controller detects that a line is valid and dirty in level one, the level two memory need not update its copy of the data. Level one memory will replace the level two copy with a victim writeback at a future time. Thus the level two memory need not store write a copy. This limits the number of DMA writes to level two directly addressable memory and thus improves performance and minimizes dynamic power. This also frees the level two memory for other master/requestors.

摘要翻译： 本发明将DMA写入优化为直接可寻址的二级存储器，该存储器缓存在一级，并且该行是有效和脏的。 当二级控制器检测到一级线路有效且脏一级时，二级存储器不需要更新其数据副本。 一级记忆将在将来的时候用受害者回写替代第二级副本。 因此，二级内存不需要存储写入副本。 这将DMA写入次数限制在二级可直接寻址的存储器中，从而提高性能并最大限度地减少动态功耗。 这也释放了其他主/请求者的二级内存。

公开(公告)号：US20120198166A1

公开(公告)日：2012-08-02

申请号：US13247260

申请日：2011-09-28

申请人： Raguram Damodaran ,  Joseph Raymond Michael Zbiciak ,  Naveen Bhoria

发明人： Raguram Damodaran ,  Joseph Raymond Michael Zbiciak ,  Naveen Bhoria

IPC分类号： G06F12/08

CPC分类号： G06F12/1081 ,  G06F1/3296 ,  G06F7/483 ,  G06F9/3012 ,  G06F11/1064 ,  G06F12/0246 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/12 ,  G06F13/1605 ,  G06F13/1652 ,  G06F13/1657 ,  G06F13/1663 ,  G06F13/18 ,  G06F13/364 ,  G06F2212/1021 ,  G06F2212/1032 ,  G06F2212/221 ,  G06F2212/2532 ,  G06F2212/283 ,  G06F2212/608 ,  H03K19/0016 ,  H03K21/00 ,  H03M13/2903 ,  H03M13/353 ,  Y02D10/124 ,  Y02D10/172 ,  Y02D50/20

摘要： The level one memory controller maintains a local copy of the cacheability bit of each memory attribute register. The level two memory controller is the initiator of all configuration read/write requests from the CPU. Whenever a configuration write is made to a memory attribute register, the level one memory controller updates its local copy of the memory attribute register.

摘要翻译： 一级存储器控制器维护每个存储器属性寄存器的高速缓存位的本地副本。 二级内存控制器是来自CPU的所有配置读/写请求的发起者。 每当对存储器属性寄存器进行配置写入时，一级存储器控制器更新其存储器属性寄存器的本地副本。

公开(公告)号：US09183084B2

公开(公告)日：2015-11-10

申请号：US13247260

申请日：2011-09-28

申请人： Raguram Damodaran ,  Joseph Raymond Michael Zbiciak ,  Naveen Bhoria

发明人： Raguram Damodaran ,  Joseph Raymond Michael Zbiciak ,  Naveen Bhoria

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G06F11/10 ,  G06F7/483 ,  G06F9/30 ,  H03M13/35 ,  H03M13/29 ,  G06F13/16 ,  G06F13/18 ,  H03K19/00 ,  G06F1/32 ,  H03K21/00 ,  G06F12/02 ,  G06F13/364

CPC分类号： G06F12/1081 ,  G06F1/3296 ,  G06F7/483 ,  G06F9/3012 ,  G06F11/1064 ,  G06F12/0246 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/12 ,  G06F13/1605 ,  G06F13/1652 ,  G06F13/1657 ,  G06F13/1663 ,  G06F13/18 ,  G06F13/364 ,  G06F2212/1021 ,  G06F2212/1032 ,  G06F2212/221 ,  G06F2212/2532 ,  G06F2212/283 ,  G06F2212/608 ,  H03K19/0016 ,  H03K21/00 ,  H03M13/2903 ,  H03M13/353 ,  Y02D10/124 ,  Y02D10/172 ,  Y02D50/20

摘要： The level one memory controller maintains a local copy of the cacheability bit of each memory attribute register. The level two memory controller is the initiator of all configuration read/write requests from the CPU. Whenever a configuration write is made to a memory attribute register, the level one memory controller updates its local copy of the memory attribute register.

摘要翻译： 一级存储器控制器维护每个存储器属性寄存器的高速缓存位的本地副本。 二级内存控制器是来自CPU的所有配置读/写请求的发起者。 每当对存储器属性寄存器进行配置写入时，一级存储器控制器更新其存储器属性寄存器的本地副本。