公开(公告)号：US08349732B2

公开(公告)日：2013-01-08

申请号：US12176133

申请日：2008-07-18

申请人： Harry Chuang ,  Hung-Chih Tsai ,  Keh-Chiang Ku ,  Kong-Beng Thei ,  Mong Song Liang

发明人： Harry Chuang ,  Hung-Chih Tsai ,  Keh-Chiang Ku ,  Kong-Beng Thei ,  Mong Song Liang

IPC分类号： H01L29/78 ,  H01L21/44

CPC分类号： H01L29/4983 ,  H01L21/28518 ,  H01L21/28525 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： A device and a method for forming a metal silicide is presented. A device, which includes a gate region, a source region, and a drain region, is formed on a substrate. A metal is disposed on the substrate, followed by a first anneal, forming a metal silicide on at least one of the gate region, the source region, and the drain region. The unreacted metal is removed from the substrate. The metal silicide is implanted with atoms. The implant is followed by a super anneal of the substrate.

摘要翻译： 提出了一种用于形成金属硅化物的器件和方法。 在基板上形成包括栅极区域，源极区域和漏极区域的器件。 在基板上设置金属，接着进行第一退火，在栅极区域，源极区域和漏极区域中的至少一个上形成金属硅化物。 将未反应的金属从基材上除去。 金属硅化物被注入原子。 植入物之后是衬底的超退火。

公开(公告)号：US08558278B2

公开(公告)日：2013-10-15

申请号：US11849798

申请日：2007-09-04

申请人： Harry Chuang ,  Kong-Beng Thei ,  Wen-Huei Guo ,  Mong Song Liang

发明人： Harry Chuang ,  Kong-Beng Thei ,  Wen-Huei Guo ,  Mong Song Liang

IPC分类号： H01L27/092

CPC分类号： H01L21/823807 ,  H01L29/7843

摘要： A strain-induced layer is formed atop a MOS device in order to increase carrier mobility in the channel region. The dimension of the strain-induced layer in preferred embodiments may lead to an optimized drive current increase and improved drive current uniformity in an NMOS and PMOS device. An advantage of the preferred embodiments is that improved device performance is obtained without adding complex processing steps. A further advantage of the preferred embodiments is that the added processing steps can be readily integrated into a known CMOS process flow. Moreover, the creation of the photo masks defining the tensile and compressive strain-induced layers does not require extra design work on an existed design database.

摘要翻译： 应变感应层形成在MOS器件的顶部，以增加沟道区中的载流子迁移率。 在优选实施例中，应变诱导层的尺寸可导致优化的驱动电流增加和改进的NMOS和PMOS器件中的驱动电流均匀性。 优选实施例的优点是在不添加复杂的处理步骤的情况下获得改进的设备性能。 优选实施例的另一个优点是附加的处理步骤可以容易地集成到已知的CMOS工艺流程中。 此外，创建定义拉伸和压缩应变诱导层的光罩不需要对现有设计数据库进行额外的设计工作。

公开(公告)号：US20100013029A1

公开(公告)日：2010-01-21

申请号：US12176133

申请日：2008-07-18

申请人： Harry Chuang ,  Hung-Chih Tsai ,  Keh-Chiang Ku ,  Kong-Beng Thei ,  Mong Song Liang

发明人： Harry Chuang ,  Hung-Chih Tsai ,  Keh-Chiang Ku ,  Kong-Beng Thei ,  Mong Song Liang

IPC分类号： H01L29/78 ,  H01L21/44

CPC分类号： H01L29/4983 ,  H01L21/28518 ,  H01L21/28525 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： A device and a method for forming a metal silicide is presented. A device, which includes a gate region, a source region, and a drain region, is formed on a substrate. A metal is disposed on the substrate, followed by a first anneal, forming a metal silicide on at least one of the gate region, the source region, and the drain region. The unreacted metal is removed from the substrate. The metal silicide is implanted with atoms. The implant is followed by a super anneal of the substrate.

摘要翻译： 提出了一种用于形成金属硅化物的器件和方法。 在基板上形成包括栅极区域，源极区域和漏极区域的器件。 在基板上设置金属，接着进行第一退火，在栅极区域，源极区域和漏极区域中的至少一个上形成金属硅化物。 将未反应的金属从基材上除去。 金属硅化物被注入原子。 植入物之后是衬底的超退火。

公开(公告)号：US20080169484A1

公开(公告)日：2008-07-17

申请号：US11849798

申请日：2007-09-04

申请人： Harry Chuang ,  Kong-Beng Thei ,  Wen-Huei Guo ,  Mong Song Liang

发明人： Harry Chuang ,  Kong-Beng Thei ,  Wen-Huei Guo ,  Mong Song Liang

IPC分类号： H01L27/092 ,  H01L29/778

CPC分类号： H01L21/823807 ,  H01L29/7843

摘要： A strain-induced layer is formed atop a MOS device in order to increase carrier mobility in the channel region. The dimension of the strain-induced layer in preferred embodiments may lead to an optimized drive current increase and improved drive current uniformity in an NMOS and PMOS device. An advantage of the preferred embodiments is that improved device performance is obtained without adding complex processing steps. A further advantage of the preferred embodiments is that the added processing steps can be readily integrated into a known CMOS process flow. Moreover, the creation of the photo masks defining the tensile and compressive strain-induced layers does not require extra design work on an existed design database.

摘要翻译： 应变感应层形成在MOS器件的顶部，以增加沟道区中的载流子迁移率。 在优选实施例中，应变诱导层的尺寸可导致优化的驱动电流增加和改进的NMOS和PMOS器件中的驱动电流均匀性。 优选实施例的优点是在不添加复杂的处理步骤的情况下获得改进的设备性能。 优选实施例的另一个优点是附加的处理步骤可以容易地集成到已知的CMOS工艺流程中。 此外，创建定义拉伸和压缩应变诱导层的光罩不需要对现有设计数据库进行额外的设计工作。

公开(公告)号：US20100038692A1

公开(公告)日：2010-02-18

申请号：US12191817

申请日：2008-08-14

申请人： Harry Chuang ,  Mong Song Liang ,  Wen-Chih Yang ,  Chien-Liang Chen ,  Chii-Horng Li

发明人： Harry Chuang ,  Mong Song Liang ,  Wen-Chih Yang ,  Chien-Liang Chen ,  Chii-Horng Li

IPC分类号： H01L27/11

CPC分类号： H01L27/0629 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1116 ,  H01L28/20 ,  H01L28/40 ,  H01L29/94

摘要： An integrated circuit structure includes a semiconductor substrate, and a first and a second MOS device. The first MOS device includes a first gate dielectric over the semiconductor substrate, wherein the first gate dielectric is planar; and a first gate electrode over the first gate dielectric. The second MOS device includes a second gate dielectric over the semiconductor substrate; and a second gate electrode over the second gate dielectric. The second gate electrode has a height greater than a height of the first gate electrode. The second gate dielectric includes a planar portion underlying the second gate electrode, and sidewall portions extending on sidewalls of the second gate electrode.

摘要翻译： 集成电路结构包括半导体衬底和第一和第二MOS器件。 第一MOS器件包括半导体衬底上的第一栅极电介质，其中第一栅极电介质是平面的; 以及位于第一栅极电介质上的第一栅电极。 第二MOS器件包括半导体衬底上的第二栅极电介质; 以及在所述第二栅极电介质上方的第二栅电极。 第二栅电极的高度大于第一栅电极的高度。 第二栅极电介质包括在第二栅电极下面的平面部分和在第二栅电极的侧壁上延伸的侧壁部分。

公开(公告)号：US08294216B2

公开(公告)日：2012-10-23

申请号：US12191817

申请日：2008-08-14

申请人： Harry Chuang ,  Mong Song Liang ,  Wen-Chih Yang ,  Chien-Liang Chen ,  Chii-Horng Li

发明人： Harry Chuang ,  Mong Song Liang ,  Wen-Chih Yang ,  Chien-Liang Chen ,  Chii-Horng Li

IPC分类号： H01L27/11

CPC分类号： H01L27/0629 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1116 ,  H01L28/20 ,  H01L28/40 ,  H01L29/94

摘要： An integrated circuit structure includes a semiconductor substrate, and a first and a second MOS device. The first MOS device includes a first gate dielectric over the semiconductor substrate, wherein the first gate dielectric is planar; and a first gate electrode over the first gate dielectric. The second MOS device includes a second gate dielectric over the semiconductor substrate; and a second gate electrode over the second gate dielectric. The second gate electrode has a height greater than a height of the first gate electrode. The second gate dielectric includes a planar portion underlying the second gate electrode, and sidewall portions extending on sidewalls of the second gate electrode.

摘要翻译： 集成电路结构包括半导体衬底和第一和第二MOS器件。 第一MOS器件包括半导体衬底上的第一栅极电介质，其中第一栅极电介质是平面的; 以及位于第一栅极电介质上的第一栅电极。 第二MOS器件包括半导体衬底上的第二栅极电介质; 以及在所述第二栅极电介质上方的第二栅电极。 第二栅电极的高度大于第一栅电极的高度。 第二栅极电介质包括在第二栅电极下面的平面部分和在第二栅电极的侧壁上延伸的侧壁部分。

公开(公告)号：US20050050708A1

公开(公告)日：2005-03-10

申请号：US10656586

申请日：2003-09-04

申请人： Yu-Lien Huang ,  Weng Chang ,  Syun-Ming Jang ,  Mong Song Liang

发明人： Yu-Lien Huang ,  Weng Chang ,  Syun-Ming Jang ,  Mong Song Liang

IPC分类号： B21D39/03 ,  B23P11/00 ,  C23C16/44

CPC分类号： C23C16/45565 ,  C23C16/4401 ,  Y10T29/49826 ,  Y10T29/49947

摘要： A novel embedded fastener apparatus and method for fastening components to the interior of a process chamber of a semiconductor fabrication apparatus. In one embodiment, an apparatus having a showerhead or gas distribution plate which is mounted to the interior of the process chamber using multiple fasteners which are embedded in respective fastener openings in the showerhead. In another embodiment, an apparatus having a showerhead which is mounted to the interior of the process chamber using multiple exterior fasteners which extend into the showerhead through the walls of the process chamber. Accordingly, the regions of the showerhead which surround the fasteners are physically separated from the interior of the process chamber.

摘要翻译： 一种用于将部件固定到半导体制造装置的处理室的内部的新颖的嵌入式紧固装置和方法。 在一个实施例中，一种具有喷头或气体分配板的装置，其使用嵌入在喷头中的相应紧固件开口中的多个紧固件安装到处理室的内部。 在另一个实施例中，一种具有喷头的装置，其使用多个外部紧固件安装到处理室的内部，多个外部紧固件通过处理室的壁延伸到喷头中。 因此，围绕紧固件的喷头的区域在物理上与处理室的内部分离。

公开(公告)号：US07528028B2

公开(公告)日：2009-05-05

申请号：US11199011

申请日：2005-08-08

申请人： Mong Song Liang ,  Chien-Hao Chen ,  Chun-Feng Nieh ,  Pang-Yen Tsai ,  Tze-Liang Lee ,  Shih-Chang Chen

发明人： Mong Song Liang ,  Chien-Hao Chen ,  Chun-Feng Nieh ,  Pang-Yen Tsai ,  Tze-Liang Lee ,  Shih-Chang Chen

IPC分类号： H01L21/8238

CPC分类号： H01L21/823412 ,  H01L21/7624 ,  H01L21/823468 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： A method for forming a semiconductor structure includes providing a substrate, forming a first device region on the substrate, forming a stressor layer overlying the first device region, and super annealing the stressor layer in the first device region, preferably by exposing the substrate to a high-energy radiance source, so that the stressor layer is super annealed for a substantially short duration. Preferably, the method further includes masking a second device region on the substrate while the first device region is super annealed. Alternatively, after the stressor layer in the first region is annealed, the stressor layer in the second device region is super annealed. A semiconductor structure formed using the method has different strains in the first and second device regions.

摘要翻译： 一种用于形成半导体结构的方法包括：提供衬底，在衬底上形成第一器件区域，形成覆盖第一器件区域的应力层，以及对第一器件区域中的应力层进行超退火，优选通过将衬底暴露于 高能量辐射源，使得应力层在超短时间内进行超退火。 优选地，该方法还包括在第一器件区域被超退火时掩蔽衬底上的第二器件区域。 或者，在第一区域中的应力层退火之后，第二器件区域中的应力层被超退火。 使用该方法形成的半导体结构在第一和第二器件区域中具有不同的应变。

公开(公告)号：US07510940B2

公开(公告)日：2009-03-31

申请号：US11707490

申请日：2007-02-16

申请人： Chen-Nan Yeh ,  Mong Song Liang ,  Ryan Chia-Jen Chen ,  Yuan-Hung Chiu

发明人： Chen-Nan Yeh ,  Mong Song Liang ,  Ryan Chia-Jen Chen ,  Yuan-Hung Chiu

IPC分类号： H01L21/336

CPC分类号： H01L21/823857 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for fabricating a dual-gate semiconductor device. A preferred embodiment comprises forming a gate stack having a first portion and a second portion, the first portion and the second portion including a different composition of layers, forming photoresist structures on the gate stack to protect the material to be used for the gate structures, etching away a portion of the unprotected material, forming recesses adjacent to at least one of the gate structures in the substrate upon which the gate structures are disposed, and forming a source region and the drained region in the respective recesses. The remaining portions of the gate stack layers that are not a part of a gate structure are then removed. In a particularly preferred embodiment, an oxide is formed on the vertical sides of the gate structures prior to etching to create the source and drain regions.

摘要翻译： 一种制造双栅极半导体器件的方法。 优选实施例包括形成具有第一部分和第二部分的栅极堆叠，第一部分和第二部分包括不同的层组成，在栅极堆叠上形成光刻胶结构以保护用于栅极结构的材料， 蚀刻掉未被保护材料的一部分，形成与栅极结构设置在其中的基板中的栅极结构中的至少一个相邻的凹槽，以及在各个凹部中形成源极区域和排出区域。 然后去除不是栅极结构的一部分的栅极堆叠层的剩余部分。 在特别优选的实施例中，在蚀刻之前，在栅极结构的垂直侧上形成氧化物以形成源区和漏区。

公开(公告)号：US20070296002A1

公开(公告)日：2007-12-27

申请号：US11475707

申请日：2006-06-27

申请人： Mong Song Liang ,  Hun-Jan Tao

发明人： Mong Song Liang ,  Hun-Jan Tao

IPC分类号： H01L29/76

CPC分类号： H01L29/78 ,  H01L21/76264 ,  H01L21/84 ,  H01L23/481 ,  H01L23/485 ,  H01L27/1203 ,  H01L29/41766 ,  H01L29/7843

摘要： A semiconductor structure includes a semiconductor substrate having a first surface and a second surface opposite the first surface, a gate dielectric over the first surface of the semiconductor substrate, a gate electrode over the gate dielectric, a source/drain region having at least a portion in the semiconductor substrate, a dielectric layer having a first surface and a second surface opposite the first surface wherein the first surface of the dielectric layer adjoins the second surface of the semiconductor substrate, and a contact plug in the dielectric layer, wherein the contact plug extends from a bottom side of the source/drain region to the second surface of the dielectric layer.

摘要翻译： 半导体结构包括具有第一表面和与第一表面相对的第二表面的半导体衬底，在半导体衬底的第一表面上的栅极电介质，栅极电介质上的栅电极，具有至少一部分的源/漏区 在所述半导体衬底中，具有第一表面和与所述第一表面相对的第二表面的电介质层，其中所述电介质层的所述第一表面邻接所述半导体衬底的第二表面，以及所述电介质层中的接触插塞，其中所述接触插塞 从源极/漏极区域的底部延伸到电介质层的第二表面。