利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.045 秒)

    METHOD AND APPARATUS FOR INJECTING ERRORS INTO MEMORY
    14.
    发明申请
    METHOD AND APPARATUS FOR INJECTING ERRORS INTO MEMORY 有权
    将错误注入记忆的方法和装置

    公开(公告)号：US20130275810A1

    公开(公告)日：2013-10-17

    申请号：US13992506

    申请日：2011-09-29

    申请人： Theodros Yigzaw ,  Kai Cheng ,  Mohan J. Kumar ,  Jose A. Vargas ,  Gopikrishna Jandhyala

    发明人： Theodros Yigzaw ,  Kai Cheng ,  Mohan J. Kumar ,  Jose A. Vargas ,  Gopikrishna Jandhyala

    IPC分类号： G06F11/263

    CPC分类号： G06F11/263 ,  G06F11/3664 ,  G06F11/3688

    摘要： Disclosed is an apparatus and a method to inject errors to a memory. In one embodiment, a dedicated interface includes an error injection system address register and an error injection mask register coupled to the error injection system address register. If the error injection system address register includes a system address that matches an incoming write address, the error injection mask register outputs an error to the memory.

    摘要翻译： 公开了一种向存储器注入错误的装置和方法。 在一个实施例中，专用接口包括错误注入系统地址寄存器和耦合到错误注入系统地址寄存器的错误注入掩模寄存器。 如果错误注入系统地址寄存器包含与输入写入地址匹配的系统地址，则错误注入掩码寄存器会向存储器输出错误。

    Recovery after input/ouput error-containment events
    15.
    发明授权
    Recovery after input/ouput error-containment events 有权
    输入/输出错误控制事件后恢复

    公开(公告)号：US09411667B2

    公开(公告)日：2016-08-09

    申请号：US13997870

    申请日：2012-06-06

    申请人： Sarathy Jayakumar ,  Mohan J. Kumar ,  Jose A. Vargas

    发明人： Sarathy Jayakumar ,  Mohan J. Kumar ,  Jose A. Vargas

    IPC分类号： G06F11/00 ,  G06F11/07

    CPC分类号： G06F11/0751 ,  G06F11/0712 ,  G06F11/0745 ,  G06F11/0793

    摘要： Embodiments of apparatus, computer-implemented methods, systems, devices, and computer-readable media are described herein for a computing device with a platform entity such as an interrupt handier configured to notify an operating system or virtual machine monitor executing on the computing device of an input/output error-containment event. In various embodiments, the interrupt handler may be configured to facilitate recovery of a link to an input/output device that caused the input/output error-containment event, responsive to a directive from the operating system or virtual machine monitor.

    摘要翻译： 本文描述了具有平台实体的计算设备，例如中断处理器的设备，计算机实现的方法，系统，设备和计算机可读介质的实施例，其被配置为通知在计算设备上执行的操作系统或虚拟机监视器 输入/输出错误容纳事件。 在各种实施例中，响应于来自操作系统或虚拟机监视器的指示，中断处理程序可以被配置为便于恢复导致输入/输出错误容纳事件的输入/输出设备的链接。

    Machine check summary register
    16.
    发明授权
    Machine check summary register 有权
    机器检查摘要寄存器

    公开(公告)号：US09317360B2

    公开(公告)日：2016-04-19

    申请号：US13995458

    申请日：2011-12-29

    申请人： Jose A. Vargas ,  Mohan J. Kumar ,  James B. Crossland ,  Murugasamy K. Nachimuthu ,  Theodros Yigzaw

    发明人： Jose A. Vargas ,  Mohan J. Kumar ,  James B. Crossland ,  Murugasamy K. Nachimuthu ,  Theodros Yigzaw

    IPC分类号： G06F11/00 ,  G06F11/08 ,  G06F11/22 ,  G06F11/10 ,  G06F11/07

    CPC分类号： G06F11/1004 ,  G06F11/0724 ,  G06F11/0793

    摘要： In some implementations, a processor may include a machine check architecture having a plurality of error reporting registers able to receive data for machine check errors. A summary register may include a plurality of settable locations that each represents at least one of the error reporting registers. One or more of the settable locations in the summary register may be set to indicate whether one or more of the error reporting registers maintain data for a machine check error. Accordingly, when a machine check error occurs, the summary register may be accessed to identify if any error reporting registers in a processor's view contain valid error data, rather than having to read each of the error reporting registers in the processor's view.

    摘要翻译： 在一些实现中，处理器可以包括具有多个错误报告寄存器的机器检查架构，其能够接收用于机器检查错误的数据。 总结寄存器可以包括多个可设置位置，每个位置可以代表错误报告寄存器中的至少一个。 可以将汇总寄存器中的一个或多个可设置位置设置为指示一个或多个错误报告寄存器是否保持机器检查错误的数据。 因此，当发生机器检查错误时，可以访问总结寄存器以识别处理器视图中的任何错误报告寄存器是否包含有效的错误数据，而不是在处理器视图中读取每个错误报告寄存器。

    Method, system, and apparatus for dynamic reconfiguration of resources
    18.
    发明授权
    Method, system, and apparatus for dynamic reconfiguration of resources 有权
    用于动态重新配置资源的方法，系统和装置

    公开(公告)号：US08171121B2

    公开(公告)日：2012-05-01

    申请号：US12236047

    申请日：2008-09-23

    申请人： Mani Ayyar ,  Eric Delano ,  Ioannis T. Schoinas ,  Akhilesh Kumar ,  Jay Jayasimha ,  Jose A. Vargas

    发明人： Mani Ayyar ,  Eric Delano ,  Ioannis T. Schoinas ,  Akhilesh Kumar ,  Jay Jayasimha ,  Jose A. Vargas

    IPC分类号： G06F15/177 ,  G06F15/76

    CPC分类号： G06F9/44505 ,  G06F9/50 ,  G06F9/5011 ,  G06F13/00 ,  G06F13/24 ,  G06F13/4081 ,  G06F13/409

    摘要： A dynamic reconfiguration to include on-line addition, deletion, and replacement of individual modules of to support dynamic partitioning of a system, interconnect (link) reconfiguration, memory RAS to allow migration and mirroring without OS intervention, dynamic memory reinterleaving, CPU and socket migration, and support for global shared memory across partitions is described. To facilitate the on-line addition or deletion, the firmware is able to quiesce and de-quiesce the domain of interest so that many system resources, such as routing tables and address decoders, can be updated in what essentially appears to be an atomic operation to the software layer above the firmware.

    摘要翻译： 动态重新配置，包括单独模块的在线添加，删除和替换，以支持系统的动态分区，互连（链接）重新配置，存储器RAS以允许无OS干预的迁移和镜像，动态内存重新交织，CPU和插座 描述了跨分区的全局共享内存的迁移和支持。 为了便于在线添加或删除，固件能够静默和解除感兴趣的域，以便许多系统资源（如路由表和地址解码器）可以在基本上看起来是原子操作 到固件上方的软件层。