公开(公告)号：US20090111224A1

公开(公告)日：2009-04-30

申请号：US12348660

申请日：2009-01-05

申请人： Jiong-Ping Lu ,  Yew S. Obeng ,  Ping Jiang ,  Joe G. Tran

发明人： Jiong-Ping Lu ,  Yew S. Obeng ,  Ping Jiang ,  Joe G. Tran

IPC分类号： H01L21/18

CPC分类号： H01L21/31055 ,  H01L21/28097 ,  H01L21/32134 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/7833

摘要： A method for making a transistor 20 that includes using a transition metal nitride layer 200 and/or a SOG layer 220 to protect the source/drain regions 60 from silicidation during the silicidation of the gate electrode 90. The SOG layer 210 is planarized to expose the transition metal nitride layer 200 or the gate electrode 93 before the gate silicidation process. If a transition metal nitride layer 200 is used, then it is removed from the top of the gate electrode 93 before the full silicidation of the gate electrode 90.

摘要翻译： 一种制造晶体管20的方法，其包括使用过渡金属氮化物层200和/或SOG层220来保护源极/漏极区域60在栅电极90的硅化期间不被硅化。SOG层210被平坦化以暴露 在栅极硅化处理之前的过渡金属氮化物层200或栅电极93。 如果使用过渡金属氮化物层200，则在栅电极90完全硅化之前，从栅电极93的顶部去除它。

公开(公告)号：US20080306213A1

公开(公告)日：2008-12-11

申请号：US11810300

申请日：2007-06-05

申请人： Ping Jiang ,  Robert James Perry

发明人： Ping Jiang ,  Robert James Perry

IPC分类号： C08L83/00 ,  C08L47/00

CPC分类号： C08K5/31 ,  C08K5/548 ,  C08L21/00

摘要： A process for preparing a rubber composition comprises: (a) forming a mixture of: (i) at least one thiocarboxyl-functional hydrolyzable silane, (ii) at least one rubber containing carbon-carbon double bonds, (iii) at least one silane-reactive filler, (iv) at least one activating agent, and (v) water; (b) mixing the composition formed in step (a) under reactive-mechanical-working conditions and in the absence of vulcanizing agent(s); (c) adding at least one vulcanizing agent (vi) to the composition of step (b); (d) mixing the composition of step (c) under non-reactive-mechanical-working conditions; and, (e) optionally, curing the rubber composition of step (d).

摘要翻译： 制备橡胶组合物的方法包括：（a）形成以下混合物：（i）至少一种硫代羧基官能的可水解硅烷，（ii）至少一种含有碳 - 碳双键的橡胶，（iii）至少一种硅烷 反应性填料，（iv）至少一种活化剂，和（v）水; （b）在反应 - 机械 - 加工条件下和在不存在硫化剂的情况下将步骤（a）中形成的组合物混合; （c）向步骤（b）的组合物中加入至少一种硫化剂（vi）; （d）在非反应性 - 机械加工条件下混合步骤（c）的组合物; 和（e）任选地固化步骤（d）的橡胶组合物。

公开(公告)号：US20080090423A1

公开(公告)日：2008-04-17

申请号：US11923852

申请日：2007-10-25

申请人： Ping Jiang ,  Francis Celii

发明人： Ping Jiang ,  Francis Celii

IPC分类号： H01L21/31

CPC分类号： H01L21/31144 ,  H01L21/30655 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/76808

摘要： Gas switching is used during an etch process to modulate the characteristics of the etch. The etch process comprises a sequence of at least three steps, wherein the sequence is repeated at least once. For example, the first step may result in a high etch rate of oxide (108) while the second step is a polymer coating steps and the third step results in a low etch rate of oxide and high etch rate of another material (114) and/or sputtering.

摘要翻译： 在蚀刻过程中使用气体切换来调制蚀刻的特性。 蚀刻过程包括至少三个步骤的序列，其中该序列重复至少一次。 例如，第一步可能导致氧化物（108）的高蚀刻速率，而第二步骤是聚合物涂覆步骤，第三步骤导致氧化物的低蚀刻速率和另一种材料（114）的高蚀刻速率， /或溅射。

公开(公告)号：US07300878B1

公开(公告)日：2007-11-27

申请号：US11420405

申请日：2006-05-25

申请人： Ping Jiang ,  Francis Celii

发明人： Ping Jiang ,  Francis Celii

IPC分类号： H01L21/302

CPC分类号： H01L21/31144 ,  H01L21/30655 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/76808

摘要： Gas switching is used during an etch process to modulate the characteristics of the etch. The etch process comprises a sequence of at least three steps, wherein the sequence is repeated at least once. For example, the first step may result in a high etch rate of oxide (108) while the second step is a polymer coating steps and the third step results in a low etch rate of oxide and high etch rate of another material (114) and/or sputtering.

摘要翻译： 在蚀刻过程中使用气体切换来调制蚀刻的特性。 蚀刻过程包括至少三个步骤的序列，其中该序列重复至少一次。 例如，第一步可能导致氧化物（108）的高蚀刻速率，而第二步骤是聚合物涂覆步骤，第三步骤导致氧化物的低蚀刻速率和另一种材料（114）的高蚀刻速率， /或溅射。

公开(公告)号：US20070173047A1

公开(公告)日：2007-07-26

申请号：US11338028

申请日：2006-01-24

申请人： Jiong-Ping Lu ,  Yaw Obeng ,  Ping Jiang ,  Joe Tran

发明人： Jiong-Ping Lu ,  Yaw Obeng ,  Ping Jiang ,  Joe Tran

IPC分类号： H01L21/4763 ,  H01L21/3205

CPC分类号： H01L21/31055 ,  H01L21/28097 ,  H01L21/32134 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/7833

摘要： A method for making a transistor 20 that includes using a transition metal nitride layer 200 and/or a SOG layer 220 to protect the source/drain regions 60 from silicidation during the silicidation of the gate electrode 90. The SOG layer 210 is planarized to expose the transition metal nitride layer 200 or the gate electrode 93 before the gate silicidation process. If a transition metal nitride layer 200 is used, then it is removed from the top of the gate electrode 93 before the full silicidation of the gate electrode 90.

摘要翻译： 制造晶体管20的方法包括使用过渡金属氮化物层200和/或SOG层220来保护源极/漏极区域60在栅电极90的硅化期间不被硅化。 在栅极硅化处理之前，SOG层210被平坦化以暴露过渡金属氮化物层200或栅电极93。 如果使用过渡金属氮化物层200，则在栅电极90完全硅化之前，从栅电极93的顶部去除它。

公开(公告)号：US07214609B2

公开(公告)日：2007-05-08

申请号：US10313491

申请日：2002-12-05

申请人： Ping Jiang ,  Rob Kraft ,  Guoqiang Xing ,  Karen H. R. Kirmse ,  Eden Zielinski

发明人： Ping Jiang ,  Rob Kraft ,  Guoqiang Xing ,  Karen H. R. Kirmse ,  Eden Zielinski

IPC分类号： H01L21/44 ,  H01L21/4763

CPC分类号： H01L21/76808 ,  H01L21/76802

摘要： Methods are disclosed for forming trench or via cavities in a single damascene interconnect structure, comprising etching a dielectric layer to form a cavity there and to expose an underlying etch-stop layer, and etching the exposed etch-stop layer to extend the cavity and to expose a conductive feature in an existing interconnect structure, wherein etching the portion of the dielectric layer and etching the exposed portion of the etch-stop layer are performed concurrently with substantially no intervening processing steps therebetween. Also disclosed are methods of forming a via cavity in a dual damascene interconnect structure, comprising forming an etch-stop layer over an existing interconnect structure, forming a dielectric layer over the etch-stop layer, etching a portion of the dielectric layer to form a via cavity in the dielectric layer and to expose a portion of the etch-stop layer, and etching the etch-stop layer to extend the via cavity, where the dielectric layer is covered during etching of the etch-stop layer.

摘要翻译： 公开了用于在单个镶嵌互连结构中形成沟槽或通孔腔的方法，包括蚀刻介电层以在其中形成空腔并暴露下面的蚀刻停止层，以及蚀刻暴露的蚀刻停止层以延伸空腔，并且 暴露现有互连结构中的导电特征，其中蚀刻介电层的一部分并蚀刻蚀刻停止层的暴露部分同时进行，其间基本上没有中间处理步骤。 还公开了在双镶嵌互连结构中形成通孔腔的方法，包括在现有互连结构上形成蚀刻停止层，在蚀刻停止层上形成电介质层，蚀刻介电层的一部分以形成 并且暴露蚀刻停止层的一部分，以及蚀刻蚀刻停止层以延伸通孔腔，其中介电层在蚀刻停止层的蚀刻期间被覆盖。

公开(公告)号：US20070042599A1

公开(公告)日：2007-02-22

申请号：US11207493

申请日：2005-08-19

申请人： Ting Tsui ,  Jeannette Jacques ,  Robert Kraft ,  Ping Jiang

发明人： Ting Tsui ,  Jeannette Jacques ,  Robert Kraft ,  Ping Jiang

IPC分类号： H01L21/4763

CPC分类号： H01L21/76825 ,  H01L21/76807

摘要： A semiconductor device is fabricated with energy based process(es) that alter etch rates for dielectric layers within damascene processes. A first interconnect layer is formed over a semiconductor body. A first dielectric layer is formed over the first interconnect layer. An etch rate of the first dielectric layer is altered. A second dielectric layer is formed on the first dielectric layer. An etch rate of the second dielectric layer is then altered. A trench etch is performed to form a trench cavity within the second dielectric layer. A via etch is performed to form a via cavity within the first dielectric layer. The cavities are filled with conductive material and then planarized to remove excess fill material.

摘要翻译： 用基于能量的工艺制造半导体器件，其改变镶嵌工艺内的电介质层的蚀刻速率。 第一互连层形成在半导体本体上。 第一介电层形成在第一互连层上。 改变第一介电层的蚀刻速率。 在第一电介质层上形成第二电介质层。 然后改变第二电介质层的蚀刻速率。 执行沟槽蚀刻以在第二介电层内形成沟槽。 执行通孔蚀刻以在第一介电层内形成通孔腔。 空腔填充有导电材料，然后平坦化以除去多余的填充材料。

公开(公告)号：US20050245074A1

公开(公告)日：2005-11-03

申请号：US10834436

申请日：2004-04-29

申请人： Ping Jiang ,  Robert Kraft

发明人： Ping Jiang ,  Robert Kraft

IPC分类号： H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/76808 ,  H01L21/76807

摘要： One or more aspects of the subject disclosure pertain to forming single or dual damascene interconnect structures in the fabrication of semiconductor devices. The interconnect structures are formed in manners that mitigate one or more adverse effects associated with conventional techniques. One or more aspects of the invention may be employed, for example, to facilitate better via critical dimension (CD) control, improve selectivity of etch-stop layer to inter layer dielectric (ILD) and/or intra-metal dielectric (IMD) material, and/or to simplify and make the fabrication process more efficient and/or cost effective.

摘要翻译： 本公开内容的一个或多个方面涉及在半导体器件的制造中形成单镶嵌或双镶嵌互连结构。 互连结构以减轻与常规技术相关的一个或多个不利影响的方式形成。 本发明的一个或多个方面可用于例如促进更好的通过临界尺寸（CD）控制，提高蚀刻停止层对层间电介质（ILD）和/或金属间电介质（IMD）材料的选择性 ，和/或简化并使制造过程更有效和/或成本有效。

公开(公告)号：US06818594B1

公开(公告)日：2004-11-16

申请号：US09711655

申请日：2000-11-13

申请人： Michael A. Freeman ,  Monica Norman ,  David A. Ballard ,  Ping Jiang ,  Kenneth C. Symes ,  Kishor Kumar Mistry

发明人： Michael A. Freeman ,  Monica Norman ,  David A. Ballard ,  Ping Jiang ,  Kenneth C. Symes ,  Kishor Kumar Mistry

IPC分类号： E21B4327

CPC分类号： C09K8/92 ,  C09K8/536 ,  C09K8/665 ,  C09K8/68 ,  Y10S507/902 ,  Y10S507/921 ,  Y10S507/922

摘要： Disclosed are methods and related compositions for altering the physical and chemical properties of a substrate used in hydrocarbon exploitation, such as in downhole drilling operations. In a preferred embodiment a method involves formulating a fluid, tailored to the specific drilling conditions, that contains one or more inactivated enzymes. Preferably the enzyme is inactivated by encapsulation in a pH responsive material. After the fluid has been introduced into the well bore, one or more triggering signals, such as a change in pH, is applied to the fluid that will activate or reactivate the inactivated enzyme, preferably by causing it to be released by the encapsulation material. The reactivated enzyme is capable of selectively acting upon a substrate located downhole to bring about the desired change in the chemical or physical properties of the substrate.

摘要翻译： 公开了用于改变用于烃开采中的底物的物理和化学性质的方法和相关组合物，例如在井下钻井操作中。 在优选实施方案中，一种方法包括配制包含一种或多种灭活酶的特定钻井条件的流体。 优选地，酶通过包封在pH响应材料中而失活。 在将流体引入井眼之后，将一种或多种触发信号（诸如pH变化）施加到将激活或重新活化失活的酶的流体，优选通过使其被包封材料释放。 再活化的酶能够选择性地作用在位于井下的基质上，从而引起基底的化学或物理性质的所需变化。

公开(公告)号：US06797633B2

公开(公告)日：2004-09-28

申请号：US09966605

申请日：2001-09-28

申请人： Ping Jiang ,  Robert Kraft ,  Kenneth J. Newton ,  Daty M. Rogers

发明人： Ping Jiang ,  Robert Kraft ,  Kenneth J. Newton ,  Daty M. Rogers

IPC分类号： H01L21302

CPC分类号： H01L21/02063 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76826

摘要： After via etch, a low-k dielectric layer (104) is treated with an in-situ O2 plasma. Resist poisoning is caused by a N source that causes an interaction between low-k films (104), such as OSG, and DUV resist (130, 132). The in-situ plasma treatment immediately removes the source of poisoning to reduce or eliminate poisoning at trench patterning.

摘要翻译： 在经过蚀刻之后，用原位O 2等离子体处理低k电介质层（104）。 抵抗中毒是由导致低k膜（104）如OSG和DUV抗蚀剂（130,132）之间的相互作用的N源引起的。 原位等离子体处理立即消除中毒源，以减少或消除沟槽图案化的中毒。