公开(公告)号：US06797633B2

公开(公告)日：2004-09-28

申请号：US09966605

申请日：2001-09-28

申请人： Ping Jiang ,  Robert Kraft ,  Kenneth J. Newton ,  Daty M. Rogers

发明人： Ping Jiang ,  Robert Kraft ,  Kenneth J. Newton ,  Daty M. Rogers

IPC分类号： H01L21302

CPC分类号： H01L21/02063 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76826

摘要： After via etch, a low-k dielectric layer (104) is treated with an in-situ O2 plasma. Resist poisoning is caused by a N source that causes an interaction between low-k films (104), such as OSG, and DUV resist (130, 132). The in-situ plasma treatment immediately removes the source of poisoning to reduce or eliminate poisoning at trench patterning.

摘要翻译： 在经过蚀刻之后，用原位O 2等离子体处理低k电介质层（104）。 抵抗中毒是由导致低k膜（104）如OSG和DUV抗蚀剂（130,132）之间的相互作用的N源引起的。 原位等离子体处理立即消除中毒源，以减少或消除沟槽图案化的中毒。

公开(公告)号：US06455411B1

公开(公告)日：2002-09-24

申请号：US09947966

申请日：2001-09-06

申请人： Ping Jiang ,  Francis G. Celii ,  Kenneth J. Newton ,  Hiromi Sakima

发明人： Ping Jiang ,  Francis G. Celii ,  Kenneth J. Newton ,  Hiromi Sakima

IPC分类号： H01L21308

CPC分类号： H01L21/76808 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144

摘要： A dual damascene process for low-k or ultra low-k dielectric such as organo-silicate glass (OSG). After the via (112) etch, a trench (121) is etched in the OSG layer (108) using a less-polymerizing fluorocarbon added to an etch chemistry comprising a fluorocarbon and low N2/Ar ratio. The low N2/Ar ratio controls ridge formation during the trench etch. The combination of a less-polymerizing fluorocarbon with a higher-polymerizing fluorocarbon achieves a high etch rate and defect-free conditions.

摘要翻译： 用于低k或超低k电介质的双镶嵌工艺，如有机硅酸盐玻璃（OSG）。 在通孔（112）蚀刻之后，使用添加到包含碳氟化合物和低N 2 / Ar比的蚀刻化学品中的较少聚合的碳氟化合物在OSG层（108）中蚀刻沟槽（121）。 低N 2 / Ar比控制沟槽蚀刻期间的脊形成。 低聚碳氟化合物与较高聚合碳氟化合物的组合实现了高蚀刻速率和无缺陷条件。

公开(公告)号：US06872665B1

公开(公告)日：2005-03-29

申请号：US09599718

申请日：2000-06-22

申请人： Francis G. Celii ,  Guoqiang Xing ,  Andrew McKerrow ,  Andrew Ralston ,  Zhicheng Tang ,  Kenneth J. Newton ,  Robert Kraft ,  Jeff West

发明人： Francis G. Celii ,  Guoqiang Xing ,  Andrew McKerrow ,  Andrew Ralston ,  Zhicheng Tang ,  Kenneth J. Newton ,  Robert Kraft ,  Jeff West

IPC分类号： H01L21/768 ,  H01L21/20

CPC分类号： H01L21/76808

摘要： A dual damascene process flow for forming interconnect lines and vias in which at least part of the via (116) is etched prior to the trench etch. A low-k material such as a thermoset organic polymer is used for the ILD (106) and IMD (110). After the at least partial via etch, a BARC (120) is deposited over the structure including in the via (116). Then, the trench (126) is patterned and etched. Although at least some of the BARC (120) material is removed during the trench etch, the bottom of the via (116) is protected.

摘要翻译： 用于形成互连线和通孔的双镶嵌工艺流程，其中在沟槽蚀刻之前蚀刻至少部分通孔（116）。 使用低k材料如热固性有机聚合物用于ILD（106）和IMD（110）。 在至少部分通孔蚀刻之后，BARC（120）沉积在包括在通孔（116）中的结构上。 然后，对沟槽（126）进行图案化和蚀刻。 虽然在沟槽蚀刻期间去除了至少一些BARC（120）材料，但是通孔（116）的底部被保护。

公开(公告)号：US06861348B2

公开(公告)日：2005-03-01

申请号：US09982654

申请日：2001-10-18

申请人： Brian K. Kirkpatrick ,  Michael Morrison ,  Andrew J. McKerrow ,  Kenneth J. Newton ,  Dirk N. Anderson

发明人： Brian K. Kirkpatrick ,  Michael Morrison ,  Andrew J. McKerrow ,  Kenneth J. Newton ,  Dirk N. Anderson

IPC分类号： H01L21/288 ,  H01L21/311 ,  H01L21/768 ,  H01L21/4763

CPC分类号： H01L21/76835 ,  H01L21/2885 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76826

摘要： A low-k dielectric layer (104) is treated with a dry-wet (D-W) or dry-wet-dry (D-W-D) process to improve patterning Resist poisoning occurs due to an interaction between low-k films (104), such as OSG, and DUV resist (130). The D-W or D-W-D treatment is performed to either pretreat a low-k dielectric (104) before forming the pattern (130) or during a rework of the pattern (130).

摘要翻译： 低k介电层（104）用干湿（DW）或干 - 湿 - 干（DWD）工艺处理以改善图案抗蚀剂中毒由于低k膜（104）之间的相互作用而发生，例如 OSG和DUV抗蚀剂（130）。 执行D-W或D-W-D处理以在形成图案（130）之前或在图案（130）的返工期间预处理低k电介质（104）。

公开(公告)号：US06774031B2

公开(公告)日：2004-08-10

申请号：US10732665

申请日：2003-12-08

申请人： Abbas Ali ,  Kenneth J. Newton

发明人： Abbas Ali ,  Kenneth J. Newton

IPC分类号： H01L214763

CPC分类号： H01L21/76808

摘要： A first dielectric layer (30) and a second dielectric layer (40) are formed over an etch stop layer (20). A hardmask layer (50) is formed over the second dielectric layer and a via (62) is formed in the first dielectric layer (30) and the second dielectric layer (40). A trench (85) is formed mostly in the second dielectric layer (40) by fully or partially removing BARC from the via (62) are partially etching the trench (85) and prior to completion of the trench etch process.

公开(公告)号：US06720247B2

公开(公告)日：2004-04-13

申请号：US10001327

申请日：2001-10-25

申请人： Brian K. Kirkpatrick ,  Michael Morrison ,  Andrew J. McKerrow ,  Kenneth J. Newton ,  Dirk N. Anderson

发明人： Brian K. Kirkpatrick ,  Michael Morrison ,  Andrew J. McKerrow ,  Kenneth J. Newton ,  Dirk N. Anderson

IPC分类号： H01J214763

CPC分类号： H01L21/76835 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/76808 ,  H01L21/76826

摘要： A low-k dielectric layer (104) is treated with a dry H2 plasma pretreatment to improve patterning. Resist poisoning occurs due to an interaction between low-k films (104), such as OSG, and DUV resist (130). The H2 plasma pre-treatment is performed to either pretreat a low-k dielectric (104) before forming the pattern (130) or during a rework of the pattern (130).

摘要翻译： 用干H 2等离子体预处理来处理低k电介质层（104）以改善图案。 由于低k膜（104）如OSG和DUV抗蚀剂（130）之间的相互作用，发生抗蚀剂中毒。 执行H2等离子体预处理以在形成图案（130）之前或在图案（130）的返工期间预处理低k电介质（104）。